TAILIEUCHUNG - Digitale Hardware/ Software-Systeme- Part 17

Digitale Hardware/ Software-Systeme- P17:Getrieben durch neue Technologien und Anwendungen wird der Entwurf eingebetteter Systeme zunehmend komplexer. Dabei ist eine Umsetzung als Hardware/Software- System heutzutage der Stand der Technik. Die Minimierung von Fehlern im Entwurf dieser Systeme ist aufgrund deren Komplexit¨at eine der zentralen Herausforderungen unserer heutigen Zeit. | Formale Verifikation von Prozessoren 313 Wahrend der Berechnung wird festgestellt ob der konditionale Sprung erfolgen sollte was durch das Signal TakeBranch angezeigt wird. Weiterhin wird der nächste Wert für von PC TargetPC bestimmt. Die Berechnung von TakeBranch und TargetPC ist in Abb. nicht gezeigt. Aus diesen Werten können zwei Falle in denen die Sprungvorhersage falsch war abgeleitet werden Fehlvorhersage MP1 Hier konnen drei Falle eintreten. 1. Die Instruktion war ein konditionaler Sprung MEM_B und der Sprung wurde durchgeführt MEM_TB was auch vorhergesagt wurde MEM_PTB . Allerdings wurde das Sprungziel falsch geraten MEM_PT MEM_AT engl. Actual Target . 2. Die Instruktion war ein konditionaler Sprung MEM_B und der Sprung wurde durchgeführt MEM_TB was nicht vorhergesagt wurde MEM_PTB . 3. Die Instruktion war ein nicht konditionaler Sprung MEMJ und das Sprungziel wurde falsch geraten MEM_PT MEM_ATC . Fehlvorhersage MP2 Die Instruktion war ein konditionaler Sprung MEM_B und es wurde ein Sprung vorhergesagt MEM_PTB welcher nicht durchgeführt wurde MEMTB . Alle Fehlvorhersagen führen dazu dass bereits falsche Instruktionen geladen und decodiert wurden. Zur Korrektur muss entsprechend ein Flushing der Pipeline und das Laden des korrekten Wert für PC durchgeführt werden. Hierdurch wird sichergestellt dass nachdem der PC spekulativ geandert wurde und die Sprungvorhersage falsch war der Prozessor in der Lage ist diesen Fehler zu korrigieren. Man beachte dabei dass die Verwendung von uninterpretierten Funktionen garantiert dass jede konkrete Implementierung der Sprungvorhersage korrekt ist sofern die Verifikation mit den uninterpretierten Funktionen und Pradikaten erfolgreich war. Aquivalenzprufung für Prozessoren mit dynamischer Instruktionsablaufplanung Um einen hoheren Durchsatz zu erreichen verwenden superskalare Prozessoren mehrere parallel arbeitende Funktionseinheiten. Auf diesen Funktionseinheiten kon-nen Instruktionen potentiell parallel .

TỪ KHÓA LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
69    9    0    15-08-2020
13    2    0    15-08-2020
45    7    0    15-08-2020
13    5    0    15-08-2020
TÀI LIỆU XEM NHIỀU
156    5    0
3    2    0
TÀI LIỆU HOT
TÀI LIỆU LIÊN QUAN