TAILIEUCHUNG - Báo cáo hóa học: "Research Article Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA"

Tuyển tập báo cáo các nghiên cứu khoa học quốc tế ngành hóa học dành cho các bạn yêu hóa học tham khảo đề tài: Research Article Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA | Hindawi Publishing Corporation EURASIP Journal on Advances in Signal Processing Volume 2008 Article ID 394201 11 pages doi 2008 394201 Research Article Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Zdenek Pohl Milan Tichy and Jiri Kadlec Institute of Information Theory and Automation Pod Vodarenskou vezi 4 182 08 Prague Czech Republic Correspondence should be addressed to Milan Tichy tichy@ Received 6 February 2008 Revised 5 June 2008 Accepted 24 June 2008 Recommended by Ricardo Merched A high performance RLS lattice filter with the estimation of an unknown order and forgetting factor of identified system was developed and implemented as a PCORE coprocessor for Xilinx EDK. The coprocessor implemented in FPGA hardware can fully exploit parallelisms in the algorithm and remove load from a microprocessor. The EDK integration allows effective programming and debugging of hardware accelerated DSP applications. The RLS lattice core extended by the order and forgetting factor estimation was implemented using the logarithmic numbers system LNS arithmetic. An optimal mapping of the RLS lattice onto the LNS arithmetic units found by the cyclic scheduling was used. The schedule allows us to run four independent filters in parallel on one arithmetic macro set. The coprocessor containing the RLS lattice core is highly configurable. It allows to exploit the modular structure of the RLS lattice filter and construct the pipelined serial connection of filters for even higher performance. It also allows to run independent parallel filters on the same input with different forgetting factors in order to estimate which order and exponential forgetting factor better describe the observed data. The FPGA coprocessor implementation presented in the paper is able to evaluate the RLS lattice filter of order 504 at 12 kHz input data sampling rate. For the filter of order up to 20 the probability of order and forgetting .

• Báo cáo khoa học
• báo cáo hóa học
• báo cáo hóa học
• công trình nghiên cứu về hóa học
• tài liệu về hóa học
• cách trình bày báo cáo
• báo cáo khoa học
• trình bày báo cáo
• tài liệu báo cáo khoa học
• báo cáo khoa học sinh học
• báo cáo khoa học nông nghiệp
• tuyển tập báo cáo khoa học
• báo cáo ngành toán học
• báo cáo ngành sinh học
• báo cáo ngành vật lý
• phân tích nhiệt
• báo cáo ngành chăn nuôi
• nghiên cứu khoa học
• cách trình bày báo cáo khoa học
• báo cáo về văn học
• báo cáo triết học
• công nghiệp hóa
• hiện đại hóa
• báo cáo ngành triết học
• báo cáo ngành lịch sử
• báo cáo ngành văn học
• phát triển kinh tế
• báo cáo ngành kỹ thuật
• báo cáo về tin học
• báo cáo tiếng anh
• báo cáo kỹ thuật
• báo cáo sinh học
• báo cáo nông nghiệp
• báo cáo văn học