TAILIEUCHUNG - Solid State Circuits Technologies Part 6

Tham khảo tài liệu 'solid state circuits technologies part 6', kỹ thuật - công nghệ, cơ khí - chế tạo máy phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | 142 Solid State Circuits Technologies room temperature. The tuning of VCTRL allows us to provide the desired continuum of failure voltages for the canary cell. It also verifies a good linear relationship between the canary DRV and VCTRL. Fig. 20 b further shows the measured canary DRV against VCTRL at different temperatures which verifies that our canary cell can successfully track temperature changes. Fig. 21 plots the normalized measured leakage power of the SRAM array with VDD scaling. Under normal environmental conditions the measured worst DRV of one 8Kb SRAM array is . We estimate that the worst standby Vmin for all the PVT variations plus certain guardband is equal to . With the worst case approach we always set the standby VDD to . In contrast by using our canary-based feedback approach we can adjust VDD to near the true Vmin value . at the normal condition. Thereby the canary approach offers 5x power reduction compared with the conservative worst-case approach and 11x reduction compared with using the nominal VDD 1V. 5. Conclusion Variation has become one of the biggest challenges for circuit design in scaled CMOS technologies. In this chapter we first investigate the impact of both local and global variations on SRAM data retention voltage DRV and then present a method to deal with each type of variation. Local random variations spread the cell DRV across the same array and the tail of the distribution is the minimum standby VDD Vmin that can be applied on the whole SRAM. We propose a fast and accurate method to predict the tail DRV. Our method offers the comparable accuracy with the standard Monte Carlo MC method and shows an excellent agreement with another fast method the Statistical Blockade SB tool for the tails up to 8ơ. It offers the speedup of 104x over MC and over SB. Global PVT variation results in the shift of Vmin values. The worst-case design approach over-protects non-worst-case scenarios. To enable optimum power .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.