TAILIEUCHUNG - Flash Memories Part 9

Tham khảo tài liệu 'flash memories part 9', kỹ thuật - công nghệ, cơ khí - chế tạo máy phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | Adaptively Reconfigurable Controller for the Flash Memory 149 Fig. 13. Hardware structure of the flash SRAM PR design Switching from Flash to SRAM a I Save Flash cọntext in DDR. I zp. I Remove dnver module I 8 1 of Flasfynemory. I @ I Disconnect PRR outputs. I I Reconfigure partial bitstream I g for SRAM controller. I I Reset SRAM controller and I I restore SRAM context. I 7 I Restore PRR outputs. I r__ x-sl Insert driver module 9 for SRAM LUT block. I Switching from SRAM to Flash Switching from Flash to SRAM Fig. 14. Flow chart of multiplexing flash SRAM in Linux compiled into modules. They will be inserted into the OS kernel when the corresponding device hardware is configured or removed when not needed any longer. The hardware process scheduler is implemented in a C program. It detects the memory access requirements on flash or SRAM from either the system interior or external user commands and meanwhile manages the work sequence of both types of memories. Figure 14 shows a flow chart in which the scheduler alternately loads the flash and the SRAM controller with context awareness. During the device module reconfiguration the Linux OS as well as the remaining hardware system keeps running without breaks. In this figure steps labeled with a - g are used to dynamically configure the SRAM controller and the ones labeled with 150 Flash Memories A - G are to load the flash controller. Events marked by the symbol are detected by the scheduler to trigger hardware context switching. Main switching steps before device operations include 1. To save the register context of the to-be-unloaded device in DDR variables if necessary. 2. To remove the driver module of the to-be-unloaded device from the OS. 3. To disconnect the PRR outputs for isolating its unsteady state during active reconfiguration from the static design. 4. To dynamically load the partial bitstream of the expected controller by initiating the MST_HWICAP core. 5. To solely reset the newly loaded device .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.