TAILIEUCHUNG - Giáo trình phân tích khả năng ứng dụng cấu tạo Mosfet với tín hiệu xoay chiều p1

Bình thường đèn 6V cháy sáng nhờ nguồn điện qua mạch chỉnh lưu. Lúc này SCR ngưng dẫn do bị phân cực nghịch, accu được nạp qua D1, R1. Khi mất điện, nguồn điện accu sẽ làm thông SCR và thắp sáng được cấu tạo bởi 4 lớp bán dẫn PNPN (có 3 nối PN). Như tên gọi ta thấy SCR là một diode chỉnh lưu được kiểm soát bởi cổng silicium. Các tíêp xúc kim loại được tạo ra các cực Anod A, Catot K và cổng ta mắc một nguồn điện một chiều VAA vào SCR. | Giáo trình phân tích khả năng ứng dụng cấu tạo Mosfet với tín hiệu xoay chiều Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số. Hình 19 Ngoài ra một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS gate leakage current . Dòng IGSS được nhà sản xuất cho biết. dòng rỉ IGSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C. Trang 101 Biên soạn Trương Văn Tám t-25 Igss t C IGSS 250 C 2 10 t IGSS G G D Vds 0V S V GG Hình 20 V. MOSFET LOẠI HIẾM DEPLETION MOSFET DE MOSFET Ta thấy rằng khi áp một điện thế âm vào JFET kênh N thì vùng hiếm rộng ra. Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên. Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS. Bây giờ nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm sẽ hẹp lại do phân cực thuận cổng nguồn thông lộ rộng ra và điện trở thông lộ giảm xuống kết quả là dòng điện ID sẽ lớn hơn IDSS. Trong các ứng dụng thông thường người ta đều phân cực nghịch nối cổng nguồn VGS âm đối với JFET kênh N và dương đối với JFET kênh P và được gọi là điều hành theo kiểu hiếm. JFET cũng có thể điều hành theo kiểu tăng VGS dương đối với JFET kênh N và âm đối với JFET kênh P nhưng ít khi được ứng dụng vì mục đích của JFET là tổng trở vào lớn nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào do đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tối đa là 0 2V trị số danh định là 0 5V . Trang 102 Biên soạn Trương Văn Tám Phân cực kiểu Phân cực kiểu tăng Tối đa 0 2V hiếm Igss I G Vgs GS D Vds - S VDD Hình 21 Tuy JFET có tổng trở vào khá lớn nhưng cũng còn khá nhỏ so với đèn chân không. Để tăng tổng trở vào người ta

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.