TAILIEUCHUNG - Giáo trình hoàn chỉnh vi điều khiển PIC 19

Như vậy, chúng ta đặt ở đây chế độ _CP_OFF, tức là khôngđặt chế độ bảo vệ source code khi nạp vào PIC, sau khi nạp vào sẽ có thể đọc ngược lại từ PIC ra. Chúng ta không cần bảo vệ chương trình này, để bạn có thể đọc ngược bằng IC-PROG và kiểm tra lại. Chế độ _PWRITE_ON, tức là cho timer 0 chạy khi Power On Reset. Thực ra timer0 có chạy hay không cũng không quan trọng, vì nó chẳng liên quan gì đến công việc của chúng ta. Nếu sau này muốn dùng timer0, thì các bạn vẫn phải khởi. | 1001 CCPx hoạt động ở chế độ Compare ngõ ra được xuồng mức thấp và bit CCPxIF được set khi càc già trị càn so sành bàng nhau. 1010 CCPx hoàt động ợ chế độ Compàre khi càc già trị càn so sành bàng nhàu ngàt xày rà bit CCPxlF được set và tràng thài pin output khong bị ành hưởng. 1011 CCPx hoàt đọng ợ chế đo Compàre khi càc già trị càn so sành bàng nhàu xung trigger đặc biệt Trigger Speciàl Event se được tào rà khi đo cợ ngàt CCPxIF được set càc pin output khong thày đoi tràng thài CCp1 reset Timer1 CCP2 reset Timer1 và khợi đông khôi ADC. 11xx CCPx hoàt đong ợ chế đo PWM. Thanh ghi RCSTA địà chỉ 18h Thành ghi chứà càc bit tràng thài và càc bit đieu khiển quà trình nhàn dư liêu quà chuẩn giào tiếp USART. R W4J R W-4J R W-0 R W-0 R W-0 R-0 R-ũ R-x SPEN I RX9 I SREN I CREN I ADDEN I FERR I QERR I RX9D bít 7 bít ữ Bit 7 SPEN Seriàl Port Enàble bit SPEN 1 Cho phep cong giào tiep USART pin RC7 RX DT và RC6 TX CK . SPEN 0 khong cho phep cong giào tiếp USART. Bit 6 RX9 9-bit Receive Enàble bit RX9 1 nhàn 9 bit dữ lieu. RX9 0 nhàn 8 bit dữ lieu. Bit 5 SREN Single Receive Enàble bit Ỡ chế đo USART bất đong bo bit này khong càn quàn tàm. Ở chế đo USART Màster đong bo SREN 1 cho phep chức nàng nhàn 1 byte dữ lieu 8 bit hoàc 9 bit . SREN 0 khong cho phep chức nàng nhàn 1 byte dư lieu. Bit 4 CREN Continous Receive Enàble bit Ỡ chế đo bất đong bo CREN 1 cho phep nhàn 1 chuoi dư lieu lien tuc. CREN 0 khong cho phep nhàn 1 chuoi dữ lieu lien tuc. Ỡ chế đo bất đong bo CREN 1 cho phep nhàn dữ lieu cho tợi khi xóà bit CREN. CREN 0 khong cho phep nhàn chuoi dữ lieu. Bit 3 ADDEN Address Detect Enàble bit Ỡ chế đo USART bất đong bo 9 bit ADDEN 1 cho phep xàc nhàn địà chỉ khi bit RSR 8 được set thì ngàt được cho phep thực thi và già trị trong buffer được nhàn vào. ADDEN 0 khong cho phep xàc nhàn điz5 chỉ càc byte dữ lieu được nhàn vào và bit thứ 9 co the được sử dung như là bit pàrity. Bit 2 FERR Framing Eror bit FERR 1 xuất hiện loi Framing trong qua trình truyện nhận dữ liệu. FERR 0

• Phần cứng
• Bài giảng vi điều khiển
• vi điều khiển PIC
• đề cương vi điều khiển
• thiết bị ngoại vi máy chủ
• giáo trình thiết kế ngọai vi
• Vi điều khiển
• Tổng quan về Vi điều khiển
• Họ vi điều khiển
• Cấu trúc vi điều khiển
• Lập trình vi điều khiển
• giáo trình Vi điều khiển
• tài liệu Vi điều khiển
• bài tập Vi điều khiển
• kỷ thuật vi điều khiển
• Vi xử lý
• Bài giảng Vi xử lý
• Họ vi điều khiển 8051
• Cấu trúc phần cứng
• Ứng dụng của họ vi điều khiển
• hệ vi điều khiển
• HỌ VI XỬ LÝ INTEL 80x86
• tài liệu hệ vi điều khiển
• kiến trúc vi điều khiển
• Bài giảng Vi điều khiển 8051
• Vi điều khiển 8051
• Bộ nhớ vi điều khiển
• Công nghệ thông tin
• Vi xử lý 8086
• tài liệu vi điều akhiển