TAILIEUCHUNG - Giáo trình CÔNG NGHỆ VI ĐIỆN TỬ - Chương 5

Chương 5 : Công nghệ mạch tích hợp 1. Các bước thiết kế mạch IC ý tưởng - thiết kế kiến trúc - thiết kế logic - thiết kế vật lý - sản xuất - chíp mới | Chương 5 Công nghệ mạch tích hợp Chương 5 CÔNG NGHỆ MẠCH TÍCH HỢP . Các bước thiết kế IC Hình Các bước thiết kế tạo IC 22 Chương 5 Công nghệ mạch tích hợp . Các bước chế tạo IC 23 Chương 5 Công nghệ mạch tích hợp . Quy tắc layout vi mạch FABRICATION PROCESS SPECIFICATION Product Group Metal Gate CMOS Title Circuit Design Rules 1. PURPOSE To be used in circuit design 2. FIRST MASK . Spacing between P-Well and p source Drain diffusion min. mils 1A . p- to p- spacing different voltages min. mils IB . P- diffusion line width as value resistor mils K . P- to P- spacing as resistor min mil ID . p overlaps P- well min mils outside P-well mìn mils inside 3. SECOND MASK - p DIFFUSION . Diffusion line width min mils 2A . p to p spacing source to drain for voltage equals or less than volts - mils for voltage larger mils 2B 2C . p to N - spacing different potentials mils min. mils preferred. 2D . p to N spacing different potentials and greater than 12 Volts mils mln 2E . p to N spacing same potential mils 2F FPS - 360030 SHEET 1 OF 6 .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.