TAILIEUCHUNG - GIÁO TRÌNH MẠCH ĐIỆN TỬ - CÁC DẠNG LIÊN KẾT CỦA BJT VÀ FET - KIẾN THỨC CƠ BẢN

GIÁO TRÌNH MẠCH ĐIỆN TỬ - CÁC DẠNG LIÊN KẾT CỦA BJT VÀ FET - KIẾN THỨC CƠ BẢN Liên kết liên tiếp. Liên kết chồng. Liên kết Darlington. Liên kết cặp hồi tiếp. Mạch CMOS. Mạch nguồn dòng điện. Mạch khuếch đại visai. Bài tập cuối chương. 5. Vấn đề nghiên cứu của chương kế tiếp. Ở các chương trước, chúng ta đã khảo sát các mạch khuếch đại riêng lẻ dùng BJT và FET. Thực tế, một thiết bị điện tử luôn là sự nối kết của các mạch căn bản để đạt đến mục tiêu nào đó. Trong chương này. | Chương 6 Page 1 of 20 MẠCH ĐIỆN TỬ Chương 6 CÁC DẠNG LIÊN KẾT CỦA BJT VÀ FET 1. Mục tiêu 2. Kiến thức cơ bản 3. Tài liệu tham khảo liên quan đến chương. 4. Nội dung Liên kết liên tiếp. Liên kết chồng. Liên kết Darlington. Liên kết cặp hồi tiếp. Mạch CMOS. Mạch nguồn dòng điện. Mạch khuếch đại visai. Bài tập cuối chương. 5. Vấn đề nghiên cứu của chương kế tiếp. Ở các chương trước chúng ta đã khảo sát các mạch khuếch đại riêng lẻ dùng BJT và FET. Thực tế một thiết bị điện tử luôn là sự nối kết của các mạch căn bản để đạt đến mục tiêu nào đó. Trong chương này chúng ta sẽ khảo sát các dạng nối kết thông dụng thường gặp trong mạch điện tử. LIÊN KẾT LIÊN TIẾP cascade connection Liên kết bằng tụ điện. Liên kết cascade trực tiếp. Đây là sự liên kết thông dụng nhất của các tầng khuếch đại mục đích là tăng độ lợi điện thế. về căn bản một liên kết liên tiếp là ngõ ra của tầng này được đưa vào ngõ vào của tầng ke tiếp. Hình mô tả một cách tổng quát dạng liên kết này với các hệ thống 2 cổng. Trong đó Avp Av2 . là độ lợi điện thế của mỗi tầng khi có tải. Nghĩa là AV1 được xác định với tổng trở vào Zi2 như là tải của tầng Avp Với Av2 Avi được xem như là file D My Documents My eBooks Study Cac bai giang ve KT mach dien tu-Viet Nam C. 1 23 2000 Chương 6 Page 2 of 20 nguồn tín hiệu. Độ lợi điện thế tổng cộng như vậy được xác định bởi AvT Av1. Độ lợi dòng điện đuợc xác định bởi ÀiT Ì1 -Avt. li Rl Tổng trở vào Zi Zi1 Tổng trở ra Z0 Z0n Liên kết bằng tụ điện Hình mô tả một liên kết liên tiếp giữa hai tầng khuếch đại dùng JFET. -Tổng trở vào của tầng thứ 2 Zi2 Rg2 - Độ lợi của toàn mạch Avt với Av1 -gm1 RD1 Zi2 -gm1 RD1 RG2 tìiường rg2 rd1 Av1 -gm1RD1 6-3 và Av2 -gm2RD2 nên Avt AvT gm1gm2RD1RD2 r - Tổng trở vào của hệ thống Zị Zi1 Rg1 - Tổng trở ra của hệ thống Z0 Z02 Rd2 về mặt phân cực do 2 mạch liên lạc với nhau bằng tụ điện nên việc phân giải giống như sự phân giải ở mỗi tầng riêng lẻ. Hình

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.