TAILIEUCHUNG - Adaptive Techniques for Dynamic Processor Optimization_Theory and Practice Episode 2 Part 3

Tham khảo tài liệu 'adaptive techniques for dynamic processor optimization_theory and practice episode 2 part 3', kỹ thuật - công nghệ, cơ khí - chế tạo máy phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | 190 Shidhartha Das David Roberts David Blaauw David Bull Trevor Mudge being metastable before being written to memory. In our design data accesses in the memory stage were non-critical and hence we required only one additional pipeline stage to act as a dummy stabilization stage. Error signals of individual RFFs are OR-ed together to generate the pipeline restore signal which overwrites the shadow latch data into the main flip-flop thereby restoring correct state in the cycle following the erroneous cycle. Thus an erroneous instruction is guaranteed to recover with a single cycle penalty without having to be re-executed. This ensures that forward progress in the pipeline is always maintained. Even if every instruction fails to meet timing the pipeline still completes albeit at a slower speed. Upon detection of a timing error a micro-architectural recovery technique is engaged to restore the whole pipeline to its correct state. Micro-architectural Recovery The pipeline error recovery mechanism must guarantee that in the presence of Razor errors register and memory state is not corrupted with an incorrect value. In this section we highlight two possible approaches to implementing pipeline error recovery. The first is a simple but slow method based on clock-gating while the second method is a much more scalable technique based on counter-flow pipelining 29 . Recovery Using Clock-Gating In the event that any stage detects a Razor error the entire pipeline is stalled for one cycle by gating the next global clock edge as shown in Figure a . The additional clock period allows every stage to recompute its result using the Razor shadow latch as input. Consequently any previously forwarded erroneous values will be replaced with the correct value from the Razor shadow latch thereby guaranteeing forward progress. If all stages produce an error each cycle the pipeline will continue to run but at half the normal speed. To ensure negligible probability of .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.