TAILIEUCHUNG - Master's thesis of Engineering (Research): FPGA implementation of short word-length algorithms

The design proposed in this thesis aims to reduce the distortion in Class-D Amplifier output at the cost of increased complexity in the implementation. The thesis is focussed on the DSP components of the unique design. State-ofthe-art FPGAs have been used as the implementation platform for these systems due to advantages such as abundant logic resources, ease of programming and re-configurability. The results demonstrate advantages of SWL processing systems in terms of efficient hardware utilization. I hope that this work will help researchers in the fields of audio amplifiers and SWL systems and inspire further research in these fields. |

TÀI LIỆU LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
10    171    3    23-11-2024
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.