TAILIEUCHUNG - Modules and Ports part 1

[ Team LiB ] Modules We discussed how a module is a basic building block in Chapter 2, Hierarchical Modeling Concepts. We ignored the internals of modules and concentrated on how modules are defined and instantiated. | Team LiB Modules We discussed how a module is a basic building block in Chapter 2 Hierarchical Modeling Concepts. We ignored the internals of modules and concentrated on how modules are defined and instantiated. In this section we analyze the internals of the module in greater detail. A module in Verilog consists of distinct parts as shown in Figure 4-1. Figure 4-1. Components of a Verilog Module A module definition always begins with the keyword module. The module name port list port declarations and optional parameters must come first in a module definition. Port list and port declarations are present only if the module has any ports to interact with the external five components within a module are variable declarations dataflow statements instantiation of lower modules behavioral blocks and tasks or functions. These components can be in any order and at any place in the module definition. The endmodule statement must always come last in a module definition. All components except module module name and endmodule are optional and can be mixed and matched as per design needs. Verilog allows multiple modules to be defined in a single file. The modules can be defined in any order in the file. To understand the components of a module shown above let us consider a simple example of an SR latch as shown in Figure 4-2. Figure 4-2. SR Latch The SR latch has S and R as the input ports and Q and Qbar as the output ports. The SR latch and its stimulus can be modeled as shown in Example 4-1. Example 4-1 Components of SR Latch This example illustrates the different components of a module Module name and port list SR_latch module module SR_latch Q Qbar Sbar Rbar Port declarations output Q Qbar input Sbar Rbar Instantiate lower-level modules In this case instantiate Verilog primitive nand gates Note how the wires are connected in a cross-coupled fashion. nand n1 Q Sbar Qbar nand n2 Qbar Rbar Q endmodule statement endmodule Module name and port list Stimulus

• Kỹ thuật lập trình
• thủ thuật lập trình
• ngôn ngữ lập trình
• tài liệu lập trình
• ngôn ngữ C#
• ứng dụng XML XSL
• Modules and Ports
• lập trình căn bản
• kỹ thuật phần mềm
• chương trình lập trình
• kỹ thuật máy tính
• giáo trình lập trình
• lập trình hướng đối tượng
• chuyên ngành lập trình
• tổng quan về lập trình
• lập trình máy tính
• phần mềm máy tính
• code lập trình
• kinh nghiệm lập trình
• mẹo lập trình
• lập trình C++
• thủ thuật lập trình iphone
• lập trình iphone
• cài đặt iphone
• thủ thuật iphone
• ebook lập trình iphonethủ thuật lập trình iphone
• ebook lập trình iphone
• lập trình Visual C++
• Lập trình C trên Windows
• lập trình java
• Lập trình mạng bằng java
• Lập trình nâng cao
• thủ thuật hệ điều hành
• tìm hiểu hệ điều hành
• thủ thuật windows
• lập trình windows
• lập trình ứng dụng
• mẹo hay cho lập trình
• bí quyết lập trình