TAILIEUCHUNG - Điện Tử - Cơ Sở Thiết Kế Mạch - Design Trên Máy Tính (Phân 2) part 13

Tham khảo tài liệu 'điện tử - cơ sở thiết kế mạch - design trên máy tính (phân 2) part 13', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | 5. Thiết lập và xóa giá tri đồng bộ và không đồng hộ trong các mạch trigo điều khiên theo suờn tín hiệu flip-flop Ciiá trị của các phán tử flip-flop có thế được thiết lập hoậc xoá một cách đổng bộ dựa vào sự xuất hiện tín hiện trên cúc dầu vào tương ứng cùa phần tử. Phép gán giá trị chỉ được thực hiện khi xuất hiện sườn của tín hiệu đồng Dln MUX p D TJ F F SRST -- 1 CLK J __ QL DOut Hình . M ạch D flip-flop VÓI diiu xóa Irạng thái đóng bộ. bộ. Còn trong các thời diem không có tín hiệu dồng bộ sự thay dổi giá trị tín hiệu trên các đấu thiết lập hoặc xóa không ánh hưóìig lới trạng tluíi của phần tử nhớ. Tất cá các phép gán bên trong cáu lệnh if phán ứng vói sườní lên hoặc xuống của tín hiệu sẽ có tác dụng thiết lập trạng thái của phẩn tứ nhớ trong toàn bộ thời gian hình thành sườn tín hiệu đóng hổ. Phần tử flip-flop vói các đau thiết lập hoặc xóa trạng thái có the được mò hình hóa bằng cách xác định thời diem đầu vào đống bộ sẽ dược thiết lập theo sự xuất hiện sườn tín hiệu đóng hổ. Đoạn chương trình dưói dây sẽ tương dương vói mạch flip-flop có cấu trúc dược mô tá trên hình . Ví dụ signal CLK Dln. DOul. SRST BÍT process CLK if CLKcvent and CLK T then if SRST T then ĐOut DOut - Dln cnd if end if cnd prơcess Trong đoạn chương trình trên chúng la thấy các tín hiệu Dln và SRST không cần thiết phai nằm trong danh sách các tín hiệu tác dộng. Các phép 227 gán clíi xảy ra khi xuất hiện sự thay dổi giá trị của tín hiệu dồng hổ CLK được kiếm tra bằng diều kiện CLK event íừ 0 sang 1 dược kiểm tra bàng điều kiện CLK 1 . Trong nhiểu trường hợp việc thiết lập hoậc xoá giá trị cứa phần tử nhứ không phụ thuộc vào thời gian đồng hồ Ví dụ trong các phần lử trigư D diéu khiên theo sườn tín hiệu D flip-flop dối với nhiều trường hợp cán thiết thiết lập giá trị hoặc xoá giá trị không phụ thuộc vào thời gian dồng hổ. Đoạn chương trình VI IDL dưới đây mô tả phần tư D flip-flop có các đẩu vào xoá giá trị không đồng bộ. Ví dụ D flip-flop với đầu xoá giá trị không đồng bộ .

• Điện - Điện tử
• Thiết kế mạch
• Thiết kế trên máy tính
• Điện tử học
• Tài liệu Điện tử
• Mạch tương tự
• Báo cáo Mạch tương tự
• Bài thuyết trình Mạch tương tự
• Thiết kế một mạch khếch đại
• Mạch khếch đại 2 tầng
• Thiết kế mạch khuếch đại dùng BJT
• Bài giảng Thiết kế số
• Thiết kế số
• Các khối mạch tổ hợp
• Thiết kế FSM dùng CAD tools
• Phép gán trạng thái
• Mã VHDL của Mealy FSM