TAILIEUCHUNG - SystemVerilog For Design phần 5

tor kích thước bằng cách sử dụng cùng một sự liên kết bit. Công đoàn đóng gói đại diện cho các lưu trữ của một công đoàn trong cách này, và synthesizable. Một công đoàn giải nén không đảm bảo rằng mỗi loại sẽ được lưu trữ trong cùng một cách, và do đó không synthesizable. | 150 SystemVerilog for Design always_comb begin ------ a2 data 1 b2 decode end function decode function with no inputs begin case sel 2 b01 decode d e 2 b10 decode d e default decode c endcase end endfunction Infers @ data sel c d e Latched logic procedural blocks always_latch The always_latch procedural block is used to indicate that the represents intent of the procedural block is to model latched-based logic. Iatched logic always_latch infers its sensitivity list just like always_comb. always_latch if enable q d always_latch has the same semantics as always_comb An always_latch procedural block follows the same semantic rules as with always_comb. The rules for what is to be included in the sensitivity list are the same for the two types of procedural blocks. Variables written in an always_latch procedural block cannot be written by any other procedural block. The always_latch procedural blocks also automatically execute once at time zero in order to ensure that outputs of the latched logic are consistent with the input values at time zero. tools can verify What makes always_latch different than always_comb is that always_latch software tools can determine that the designer s intent is to model contents latched logic and perform different checks on the code within the latched logic procedural block than the checks that would be performed for combinational logic. For example with latched logic the variables rep- resenting the outputs of the procedural block do not need to be set for all possible input conditions. In the example above a software tool could produce an error or warning if always_comb had been used because the if statement without a matching else branch infers storage that combinational logic does not have. By specifying Chapter 6 SystemVerilog Procedural Blocks Tasks and Functions 151 always_latch software tools know that the designer s intent is to have storage in the logic of the design. As with always_comb these additional semantic checks on

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.