TAILIEUCHUNG - Đề thi môn: ASSIGNMENT - 6

1. Based on Section (page 497/1003), express the differences in sequencing methodologies between Pentium 4 and Itanium 2. | Thuan Xuan Nguyen Department of Electronics and Telecommunications University of Science Ho Chi Minh City Vietnam National University Ho Chi Minh City Tel 84 906 834 817 Email Site http ASSIGNMENT 6 Edited Wednesday May 18th 2011 Question 1 6 use Vietnamese only 1. Based on Section page 497 1003 express the differences in sequencing methodologies between Pentium 4 and Itanium 2. 2. Consider the path in the following figure using flip-flops F1 F2 and F3. The flip-flops have a setup time of 100 ps and a clock-to-Q delay of 150 ps. There is no skew between the clocks ora orb orc that all share the same start time. The departure time from each flop is D1 D2 D3 0. o What is the minimum cycle time at which the system operates correctly o Suppose that ora and orb are in a common local clock domain but orc is in a different clock domain. What is the minimum cycle time of the system if o The local skew is 50 ps and the global skew is 140 ps o The local skew is 25 ps and the global skew is 300 ps 3. For the path in Figure determine which latches borrow time and if any setup time violations occur. Repeat for cycle times of 1200 and 800 ps. Assume there is zero clock skew and that the latch delays are accounted for in the propagation delay A s. o Ar 550 ps A2 580 ps A3 450 ps A4 200 ps o Ar 300 ps A2 600 ps A3 400 ps A4 550 ps 1 Figure 4. Determine the minimum clock period at which the circuit in Figure will operate correctly for each of the following logic delays. Assume there is zero clock skew and that the latch delays are accounted for in the propagation delay A s. o A1 300 ps A2 400 ps A3 200 ps A4 350 ps o A1 300 ps A2 900 ps A3 200 ps A4 350 ps Figure 5. A synchronizer users a flip-flop with Ts 54 ps and T0 21 ps. Assuming the input toggles at 10 MHz and the setup time is negligible what is the minimum clock period for which the mean time between failures exceeds 100 years 6. Inferior Circuits .

• Điện - Điện tử
• điện tử số
• đề cương vi xử lí
• mạch điện ứng dụng
• giáo trình mạch điện tử
• tài liệu về ASSIGNMENT #6
• vi mạch điện tử
• linh kiện điện tử
• điện gia dụng
• điện tử công suất
• công nghệ điện tử
• điện tử
• giáo trình điện tử
• tài liệu điện tử
• bải giảng điện tử
• lý thuyết điện tử
• Bài giảng điện tử số
• Giáo trình điện tử số
• Các hàm logic trong điện tử số
• Hệ tổ hợp điện tử số
• Các phần tử trong điện tử số
• Kỹ thuật điện tử số
• Đề thi Điện tử số
• Môn Điện tử số
• Ôn thi Điện tử số
• Kiểm tra Điện tử số
• Ôn tập Điện tử số
• tài liệu điện tử số
• chuyên ngành điện tử
• thiết bị điện tử
• Kinh doanh điện tử
• Thương mại điện tử
• Thư điện tử
• Thanh toán điện tử
• Giao dịch ngân hàng
• Trao đổi dữ liệu điện tử
• Túi tiền điện tử
• Giao dịch ngân hàng số hóa
• Hình thức kinh doanh thương mại điện tử
• Kỹ thuật mạch điện tử
• Đề cương ôn thi điện tử
• Điện tử số hệ
• Điện tử công nghiệp
• Đề cương điện tử số
• Giáo trình điện tử vi mạch điện tử số
• Điện tử vi mạch
• Cơ sở toán học của điện tử số
• Các cổng logic cơ bản
• lý thuyết điện tử số
• mạch số cơ bản
• Kỹ thuật điện
• Kỹ thuật điện tử
• Hệ đếm trong điện tử số
• tổng đài điện tử số
• giáo trình
• tài liệu về tổng đài điện tử số
• ứng đụng tổng đài điện tử số
• cách học tổng đài điện tử số
• ôn thi môn tổng đài điện tử số
• cách học điện tử số
• bài tập điện tử số
• trắc nghiệm điện tử số
• đáp án môn điện tử số
• phương pháp học điện tử số
• mạch logic tổ hợp