TAILIEUCHUNG - Adaptive Techniques for Dynamic Processor Optimization Theory and Practice by Alice Wang and Samuel Naffziger_7

Cuốn sách này là về các kỹ thuật khác nhau, thích ứng và năng động, được sử dụng để tối ưu hóa sức mạnh xử lý và hiệu suất. Nó dựa trên một diễn đàn rất thành công tại ISSCC tập trung vào các kỹ thuật thích ứng. Cuốn sách này xem xét quá trình công nghệ cơ bản cho các thiết kế thích ứng và sau đó kiểm tra mạch khác nhau, kiến trúc và phần mềm có địa chỉ các khía cạnh khác nhau. Các chương được viết bởi những người trong giới học viện và ngành công. | Chapter 5 Adaptive Supply Voltage Delivery for U-DVS Systems 103 is 107. Consequently both on and off devices figure prominently in setting the voltage level of shared nodes. a b Figure Conventional SRAM a static-noise margin and b bit-line leakage with respect to supply voltage. 2007 IEEE Relating these effects to SRAMs variation in the 6T cell of Figure can skew the relative strength of the pull-down devices M1 M2 which 104 Yogesh K. Ramadass Joyce Kwong Naveen Verma Anantha Chandrakasan must be stronger than the access devices M5 M6 for correct read operation. The transfer curves from NT-NC and NC-NT are shown for various VDD s in all cases they nominally intersect at two stable points near Vdd and ground representing the storable data states as well as one metastable point at mid-VDD. However if variation is severe enough to skew both transfer curves by an amount equal to the edge length of the largest embedded square called the static-noise margin SNM one of the required storage states is lost 14 . While the read SNM is precariously degraded at low voltages Figure shows that the hold SNM which considers the case where the word-line WL is low can be more easily retained. Similarly the reduced on-to-off ratio of the device currents at low voltages has the problematic effect shown in Figure where the leakage currents from the unaccessed cells sharing the bit-lines can exceed the read-current from the accessed cell. As a result the droop on the two bit-lines is indistinguishable. The following sections describe circuit techniques to address these limitations. Low-Voltage Bit-Cell Design As described above low-voltage operation requires an improvement in both read SNM to avoid bit flipping and read-current to avoid sensing failures due to bit-line leakage. Unfortunately however the 6T bit-cell shown in Figure imposes an inherent trade-off between these two. This comes about as a result of the access devices M5 M6 which should be weak .

TỪ KHÓA LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
10    179    3    28-12-2024
8    164    3    28-12-2024
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.