TAILIEUCHUNG - THE FRACTAL STRUCTURE OF DATA REFERENCE- P7

THE FRACTAL STRUCTURE OF DATA REFERENCE- P7:For purposes of understanding its performance, a computer system is traditionally viewed as a processor coupled to one or more disk storage devices, and driven by externally generated requests (typically called transactions). Over the past several decades, very powerful techniques have become available to the performance analyst attempting to understand, at a high level, the operational behavior of such systems. | 16 THE FRACTAL STRUCTURE OF DATA REFERENCE But assuming that the placement of interval boundaries falls at random the average number of interval boundaries crossed by front ends and by back ends must be in proportion to their durations. Therefore for each touched interval containing a back end i o there must be on average At t touched intervals that do not. We may therefore conclude that the probability that a touched interval contains a back end i o and the probability that a touched interval contains a miss are both equal to 1-0 where the expression on the right follows from . To apply the conclusion just stated as a method oftrace analysis we count the total number of i o s nreq and touches ntch. We may then estimate z zi z n ch m t s 1 - 0 ------- rea Note that if 6 is in the general ballpark of the guestimate then the estimate is not highly sensitive to the exact value of 0 being assumed. For example suppose that in some interval we count a total of 100 000 references to 20 000 distinct tracks. Then the guestimate would yield an estimated hit ratio of 1 - .2 x 1 85 percent. By comparison the alternative assumptions 0 .2 and 0 .3 would yield estimated hit ratios of 84 percent and 86 percent respectively. REQUIREMENTS FOR MEMORY We havejust devoted several pages to a detailed discussionofthe key closely related results 1 and which describe the time spent by a track during a visit to memory. We now derive what is by far the most important consequence ofthis visit time the resulting cache memory requirements. We relate these requirements both to the cache miss ratio as well as to the level of service being provided to applications as reflected in the average or single-reference residency time . our starting point for calculating the requirements for cache memory is Little s law as applied previously in the result . The same result can be stated equivalently as j zrmT By and we also have m bT e where

• Phần cứng
• phần cứng CPU
• vi điều khiển PIC
• thiết bị máy chủ
• giao tiếp ngoại vi
• định thời biểu CPU
• hệ điều hành đa chương
• Khái niệm về CPU
• yếu tố tác động hiệu suất CPU
• Độ rộng Bus dữ liệu
• độ rộng Bus địa chỉ
• Tốc độ xử lý CPU
• tốc độ Bus của CPU
• chu kỳ CPU I O
• bộ định thời CPU
• CPU
• tổng quan
• giới thiệu về CPU
• khái niệm CPU
• phần cứng máy tính
• chuyên ngành kỹ thuật máy tính
• cấu trúc phần cứng
• công nghệ thông tin
• phần cứng
• định thời CPU
• điều phối tiến trình
• tài liệu phần cứng
• thông số
• hardware
• đề án môn học
• đồ án tốt nghiệp
• phần cứng của CPU
• Dung lượng bộ nhớ
• lập trình PLC
• Cấu trúc CPU 212
• Cấu trúc CPU 214
• 2 Cấu trúc CPU 212
• Kiến trúc máy tính
• Cấu tạo phần cứng máy tính
• Bài tập phần cứng
• Thực hành lắp ráp phần cứng máy tính
• Kỹ thuật lắp ráp phần cứng máy tính
• kiến thức phần cứng
• lắp ráp máy tính
• cấu trúc máy tính
• cấu tạo CPU
• mạch xử lý
• Bài giảng Phần cứng máy tính
• Phần cứng máy tính Bài 5
• Bộ xử lý
• Thông số kỹ thuật CPU
• Phân vùng ổ cứng
• báo cáo
• bảo trì phần cứng máy tính
• tìm hiểu về CPU
• kỹ thuật phần cứng
• sữa chữa phần cứng
• tin học về phần cứng
• linh kiện máy tính
• Mainboard