TAILIEUCHUNG - Báo cáo hóa học: " Research Article A Hardware-Efficient Programmable FIR Processor Using Input-Data and Tap Folding"

Tuyển tập báo cáo các nghiên cứu khoa học quốc tế ngành hóa học dành cho các bạn yêu hóa học tham khảo đề tài: Research Article A Hardware-Efficient Programmable FIR Processor Using Input-Data and Tap Folding | Hindawi Publishing Corporation EURASIP Journal on Advances in Signal Processing Volume 2007 Article ID 92523 14 pages doi 2007 92523 Research Article A Hardware-Efficient Programmable FIR Processor Using Input-Data and Tap Folding Oscal . Chen and Li-Hsun Chen Department of Electrical Engineering Signal and Media Laboratories National Chung Cheng University Chia-Yi 621 Taiwan Received 4 March 2006 Revised 1 August 2006 Accepted 24 November 2006 Recommended by Bernhard Wess Advances in nanoelectronic fabrication have enabled integrated circuits to operate at a high frequency. The finite impulse response FIR filter needs only to meet real-time demand. Accordingly increasing the FIR architecture s folding number can compensate the high-frequency operation and reduce the hardware complexity while continuing to allow applications to operate in real time. In this work the folding scheme with integrating input-data and tap folding is proposed to develop a hardware-efficient programmable FIR architecture. With the use of the radix-4 Booth algorithm the 2-bit input subdata approach replaces the conventional 3-bit input subdata approach to reduce the number of latches required to store input subdata in the proposed FIR architecture. Additionally the tree accumulation approach with simplified carry-in bit processing is developed to minimize the hardware complexity of the accumulation path. With folding in input data and taps and reduction in hardware complexity of the input subdata latches and accumulation path the proposed FIR architecture is demonstrated to have a low hardware complexity. By using the TSMC pm CMOS technology the proposed FIR processor with 10-bit input data and filter coefficient enables a 128-tap FIR filter to be performed which takes an area of mm2 and yields a throughput rate of 20 M samples per second at 200 MHz. As compared to the conventional FIR processors the proposed programmable FIR processor not only meets the .

TÀI LIỆU LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.