TAILIEUCHUNG - ARM Architecture Reference Manual- P23

ARM Architecture Reference Manual- P23: The ARM instruction set architecture has evolved significantly since it was first developed, and will continue to be developed in the future. In order to be precise about which instructions exist in any particular ARM implementation, five major versions of the instruction set have been defined to date. | VFP Instructions Notes Vectors Rounding When the LEN field of the FPSCR indicates scalar mode vector length 1 FDIVD performs just one division and vec_len 1 Dd 0 Dd Dn 0 Dn and Dm 0 Dm. When the LEN field indicates a vector mode vector length 1 FDIVD might perform more than one division. Addressing Mode 2 - Double-precision vectors non-monadic on page C5-8 describes how FDIVD encodes the registers it uses and how vec_len Dd i Dn i and Dm i are determined. The operation is a fully-rounded division. The rounding mode is determined by the FPSCR. ARM DDI 0100E Copyright 1996-2000 ARM Limited. All rights reserved. C4-33 VFP Instructions FDIVS 31 28 27 26 25 24 23 22 21 20 19 16 15 12 11 10 9 8 7 6 5 4 3 0 cond 1110 1 D 0 0 Fn Fd 10 10 N 0 M 0 Fm The FDIVS Floating-point Divide Single-precision instruction divides one single-precision register by another single-precision register and writes the result to a third single-precision register. It can also perform a vector version of this operation. Syntax FDIVS cond Sd Sn Sm where cond Is the condition under which the instruction is executed. The conditions are defined in The condition field on page A3-5. If cond is omitted the AL always condition is used. Sd Specifies the destination register. The register number is encoded as Fd top 4 bits and D bottom bit . Sn Specifies the register that contains the first operand for the division. The register number is encoded as Fn top 4 bits and N bottom bit . Sm Specifies the register that contains the second operand for the division. The register number is encoded as Fm top 4 bits and M bottom bit . Architecture version All Exceptions Floating-point exceptions Invalid Operation Division by Zero Overflow Underflow Inexact Operation if ConditionPassed cond then for i 0 to vec_len-1 Sd i Sn i Sm i C4-34 Copyright 1996-2000 ARM Limited. All rights reserved. ARM DDI 0100E VFP Instructions Usage Divisions take a large number of cycles on most implementations and vector divisions .

• Phần cứng
• kiến trúc máy tính
• bo mạch chủ
• giáo trình phần cứng máy tính
• vận hành của BIOS
• Cạc mạng
• lắp ráp máy tính
• Trắc nghiệm kiến trúc máy tính
• Bài tập kiến trúc máy tính
• Ôn tập kiến trúc máy tính
• Câu hỏi kiến trúc máy tính
• Tài liệu kiến trúc máy tính
• Đại cương kiến trúc máy tính
• Tổng quan kiến trúc máy tính
• Lịch sử kiến trúc máy tính
• Bài giảng kiến trúc máy tính
• Hệ thống máy tính
• cấu trúc máy tính
• ôn thi môn kiến trúc máy tính
• đề cương kiến trúc máy tính
• tài liệu về kiến trúc máy tính
• tìa liệu về kiến trúc máy tính
• Sách kiến trúc máy tính
• Cấu tạo máy tính
• Đề cương ôn tập kiến trúc máy tính
• Câu hỏi trắc nghiệm kiến trúc máy tính
• Cấu tạo kiến trúc máy tính
• Giáo trình kiến trúc máy tính
• Cấu trúc phần cứng của máy tính
• Kiến trúc Von Neumann
• Cấu trúc của một máy tính hiện đại
• Bộ vi xử lý trung tâm máy tính
• Bộ nguồn máy tính
• Hệ thống kiến trúc máy tính
• Tìm hiểu kiến trúc máy tính
• Lý thuyết kiến trúc máy tính
• Nguyên lý kiến trúc máy tính