TAILIEUCHUNG - CHƯƠNG II : CẤU TRÚC PHẦN CỨNG

Chip 8051 có các đặc trưng như sau : 4KB ROM. 128 byte RAM. 4 port xuất nhập (I/O port) 8 bit. 2 bộ định thời 16 bit. Mạch giao tiếp nối tiếp. Không gian nhớ chương trình ngoài 64K. Không gian nhớ dữ liệu ngoài 64K. Bộ xử lý bit. 210 vị trí nhớ được định địa chỉ ,mỗi vị trí 1 bit. Nhân/chia trong 4μs. | Bài giảng Vi điều khiển Biên soạn Ths Lê Hoàng Anh CHƯƠNG II CẤU TRÚC PHẦN CỨNG 1. Sơ đồ khối chip 8051 ----- INT0 ----- INT1 T2EX T2 T1 T0 Chip 8051 có các đặc trưng như sau 4KB ROM 128 byte RAM 4 port xuất nhập I O port 8 bit 2 bộ định thời 16 bit Mạch giao tiếp nối tiếp Không gian nhớ chương trình ngoài 64K Không gian nhớ dữ liệu ngoài 64K Bộ xử lý bit 210 vị trí nhớ được định địa chỉ mỗi vị trí 1 bit Nhân chia trong 4 Lis Trang 6 Bài giảng Vi điều khiển Biên soạn Ths Lê Hoàng Anh 2. Sơ đồ và chức năng các chân của chip 8051 VCC 0 XTAL1 33p 33p - XTAL2 30 . -3 ALE 29 31 17 16 15 14 13 12 10 PSEN EA RST 8051 RD WR T1 T0 INT1 INT0 TXD RXD AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 - - A8 A9 A10 A11 A12 A13 A14 A15 32 33 34 35 36 37 38 39 8 7 6 5 4 3 2 1 21 22 23 24 25 26 27 28 9 Thuật ngữ 8051 được dung để chỉ rộng rãi các chip của họ MSC-51 .Vi mạch tổng quát của họ MSC-51 là chip 8051 linh kiện đầu tiên của họ này được hãng Intel đưa ra thị trường . Hiện hay nhiều nhà sản xuất IC như Seimens Advance Micro Devices AMD Fujitsu Philips Atmel . được cấp phép làm nhà cung cấp thứ hai cho các chip của họ MSC-51. Ở Việt Nam các chip và các biến thể họ MSC-51 của hãng Atmel và Philips được sử dụng rộng rãi như AT89C2051 AT89C4051 AT89C51 AT8C52 AT89S52 AT89S8252 AT89S 8253 P89C51RDxx P89V51RDxx . Chip 8051 có 32 chân xuất nhập tuy nhiên có 24 chân trong 32 chân này có 2 mục đích .Mỗi một chân này có thể hoạt động ở chế độ xuất nhập hoạt động điều khiển hoặc hoạtđộng như một đường địa chỉ dữ liệu của bus địa chỉ dữ liệu đa hợp. PORT 0 Port 0 các chân từ 32 - 39 được ký hiệu là - có hai công dụng. Trong các thiết kế có tối thiểu thành phần port 0 được sử dụng làm nhiệm vụ xuất nhập với các thiết kế lớn hơn có bộ nhớ ngoài port 0 trở thành bus địa chỉ và bus dữ liệu đa hợp byte địa chỉ thấp Trang 7 Bài giảng Vi .

Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.