TAILIEUCHUNG - Logic kỹ thuật số thử nghiệm và mô phỏng P11

Test strategies described in previous chapters relied on two concepts: controllability and observability (C/O). Good controllability makes it easier to drive a circuit into a desired state, thus making it easier to sensitize a targeted fault. Good observability makes it easier to monitor the effects of a fault. Solutions for solving C/O problems include scan path and various ad-hoc methods. Scan path reduces C/O to a combinational logic problem which, as explained in Chapter 4, is a solved problem (theoretically, at least) | CHAPTER 11 DDQ INTRODUCTION Test strategies described in previous chapters relied on two concepts controllability and observability C O . Good controllability makes it easier to drive a circuit into a desired state thus making it easier to sensitize a targeted fault. Good observability makes it easier to monitor the effects of a fault. Solutions for solving C O problems include scan path and various ad-hoc methods. Scan path reduces C O to a combinational logic problem which as explained in Chapter 4 is a solved problem theoretically at least . 7DDq monitoring is another approach that provides complete observability. Current drain in a properly functioning fully static CMOS IC is negligible when the clock is inactive. However when the IC is defective due to the presence of leakage in the circuit or possibly even to an open current flow usually becomes excessive. This rise in current flow can be detected by monitoring the current supplied by the tester. How effective is this technique for spotting defective ICs In one study it was shown that IDDq testing with a test program that provided 60 coverage of stuck-at faults provided the same AQL as a test program with 90 stuck-at coverage without The stuck-at fault model that we have been dealing with up to this point is not intended to address qualitative issues its primary target is solid defects manifested as signals stuck-at logic 1 or logic 0. An IC may run perfectly well on a tester operating at 1 or 2 MHz at room temperature but fail in the system. Worse still an IC may fail shortly after the product is delivered to the customer. This is often due to leakage paths that degrade to catastrophic failure mode shortly after the product is put into service. BACKGROUND The CMOS circuit was patented in 1963 by Frank His two-transistor inverter consumed just a few nanowatts of standby power whereas equivalent bipolar circuits of the time consumed milliwatts of power in standby mode. During Digital

• Kĩ thuật Viễn thông
• Kỹ thuật số
• logic kỹ thuật số
• thử nghiệm kỹ thuật số
• mô phỏng kỹ thuật số
• xác định thiết bị
• Bài tập môn Kỹ thuật số
• Bài tập môn Kỹ thuật số Phần 1
• Ôn thi Kỹ thuật số
• Bài tập Kỹ thuật số có lời giải
• Tài liệu ôn thi Kỹ thuật số
• Đề thi Kỹ thuật số
• Đề thi Kỹ thuật số có đáp án
• Bài tập Kỹ thuật số
• Câu hỏi Kỹ thuật số
• Đề thi học kỳ 1 Kỹ thuật số
• Xử lý tín hiệu số
• Kỹ thuật truyền số liệu
• Kỹ thuật chuyển mạch
• Thực hành Kỹ thuật số
• Mạch ứng dụng kỹ thuật số
• Kỹ thuật thông tin số
• kỹ thuật số hóa tín hiệu
• kỹ thuật mã hóa đường dây
• kỹ thuật mã hóa nguồn
• kỹ thuật mã hóa kênh
• kỹ thuật ghép kênh
• kỹ thuật điều chế
• kỹ thuật đa truy cập
• giáo trình điện tử số
• kỹ thuật điện tử
• công nghệ điện tử số
• tín hiệu số
• ứng dụng kỹ thuật số
• công nghệ kỹ thuật số
• giáo trình kỹ thuật số
• đề cương kỹ thuật số
• Đại số Boole
• hệ thống số đếm
• Khái quát về tiền kỹ thuật số
• Ngân hàng trung ương
• Tiền kỹ thuật số
• Tiền kỹ thuật số tại Việt Nam
• Quản lý tiền kỹ thuật số
• Tiếng Anh kỹ thuật số
• Từ vựng kỹ thuật số
• Kỹ thuật số tiếng Anh
• Tiếng Anh ngành kỹ thuật
• Ngành kỹ thuật
• Bài giảng Kỹ thuật truyền số liệu
• Kỹ thuật mã hóa
• Kỹ thuật đồng bộ
• Kỹ thuật truy nhập đường truyền
• Kỹ thuật nén dữ liệu
• bài giải kỹ thuật số
• ôn tập kỹ thuật số
• môn kỹ thuật số