TAILIEUCHUNG - MEMORY, MICROPROCESSOR, and ASIC phần 3

Đầu tiên, các mối quan hệ thời gian để ngăn chặn sự xuất hiện muộn của các tín hiệu dữ liệu Rf được kiểm tra trong các mối quan hệ thời gian tiếp theo để ngăn chặn sự xuất hiện đầu tiên của tín hiệu Rf đăng ký sau đó được mô tả, tiếp theo là phân tích vay một số ký hiệu từ Refs. | SRAM 3-15 FIGURE Noise-reduction output circuit. From Izumikawa M. et al. IEEE J. Solid-State Circuits 32 1 52 1997. With permission. FIGURE Waveforms of noise-reduction output circuit solid line and conventional output circuit a gate bias b data output and c GND bounce. From Miyaji F. et al. IEEE Solid-State Circuits 24 5 1213 1989. With permission. 3-16 Memory Microprocessor and ASIC inductance of the GND line. Therefore the address buffer and the ATD circuit are influenced by the GND bounce and unnecessary signals are generated. Figure shows a noise-reduction output circuit. The waveforms of the noise-reduction output circuit and conventional output circuit are shown in Fig. . In the conventional circuit nodes A and B are connected directly as shown in Fig. . Its operation and characteristics are shown by the dotted lines in Fig. . Due to the high-speed driving of transistor M4 the GND potential goes up and the valid data is delayed by the output ringing. A new noise-reduction output circuit consists of one PMOS transistor two NMOS transistors one NAND gate and the delay part its characteristics are shown by the solid lines in Fig. . The operation of this circuit is explained as follows. The control signals CE and OE are at high level and signal WE is at low level in the read operation. When the data zero output of logical high level is transferred to node C transistor M1 is cut off and M2 raises node A to the middle level. Therefore the peak current that flows into the GND line through transistor M4 is reduced to less than one half that of the conventional circuit because M4 is driven by the middle level. After a 5-ns delay from the beginning of the middle level transistor M3 raises node A to the VDD level. As a result the conductance of M4 becomes maximum but the peak current is small because of the low output voltage. Therefore the increase of GND potential is small and the output ringing does not appear. References 1. .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.