TAILIEUCHUNG - ARM Architecture Reference Manual- P13

ARM Architecture Reference Manual- P13: The ARM instruction set architecture has evolved significantly since it was first developed, and will continue to be developed in the future. In order to be precise about which instructions exist in any particular ARM implementation, five major versions of the instruction set have been defined to date. | Thumb Instructions LDRSH 15 14 13 12 11 10 9 8 6 5 3 2 0 0 10 1111 Rm Rn Rd The LDRSH Load Register Signed Halfword instruction loads a halfword from memory and sign-extends it to form a 32-bit word which is written to a general-purpose register. Syntax LDRSH Rd Rn Rm where Rd Is the destination register for the halfword loaded from memory. Rn Is the register containing the first value used in forming the memory address. Rm Is the register containing the second value used in forming the memory address. Architecture version All T variants Exceptions Data Abort Operation address Rn Rm if address 0 0 data Memory address 2 else data UNPREDICTABLE Rd SignExtend data Notes Data abort F or details of the effects of the instruction if a data abort occurs see Effects of data-aborted instructions on page A2-17. Alignment If the memory address is not halfword-aligned and no data abort occurs the value written to the destination register is UNPREDICTABLE. If an implementation includes a System Control coprocessor see Chapter B2 The System Control Coprocessor and alignment checking is enabled an address with bit 0 0 causes an alignment exception a type of data abort . ARM DDI 0100E Copyright 1996-2000 ARM Limited. All rights reserved. A7-57 Thumb Instructions Equivalent ARM syntax and encoding LDRSH Rd Rn Rm 31 30 29 28 27 26 25 24 23 22 21 20 19 16 15 12 11 876543 0 1110 0 0 0 1 1 0 0 1 Rn Rd SBZ 1111 Rm A7-58 Copyright 1996-2000 ARM Limited. All rights reserved. ARM DDI 0100E Thumb Instructions LSL 1 15 14 13 12 11 10 6 5 32 0 0 0 0 0 0 immed_5 Rm Rd This form of the LSL Logical Shift Left instruction is used to provide either the value of a register directly LSL 0 or the value of a register multiplied by a constant power of two. Zeros are inserted into the bit positions vacated by the shift and the condition code flags are updated based on the result. Syntax LSL Rd Rm immed_5 where Rd Is the register that stores the result of the operation. Rm Is the register .

• Phần cứng
• kiến trúc máy tính
• bo mạch chủ
• giáo trình phần cứng máy tính
• vận hành của BIOS
• Cạc mạng
• lắp ráp máy tính
• Trắc nghiệm kiến trúc máy tính
• Bài tập kiến trúc máy tính
• Ôn tập kiến trúc máy tính
• Câu hỏi kiến trúc máy tính
• Tài liệu kiến trúc máy tính
• Đại cương kiến trúc máy tính
• Tổng quan kiến trúc máy tính
• Lịch sử kiến trúc máy tính
• Bài giảng kiến trúc máy tính
• Hệ thống máy tính
• cấu trúc máy tính
• ôn thi môn kiến trúc máy tính
• đề cương kiến trúc máy tính
• tài liệu về kiến trúc máy tính
• tìa liệu về kiến trúc máy tính
• Sách kiến trúc máy tính
• Cấu tạo máy tính
• Đề cương ôn tập kiến trúc máy tính
• Câu hỏi trắc nghiệm kiến trúc máy tính
• Cấu tạo kiến trúc máy tính
• Giáo trình kiến trúc máy tính
• Cấu trúc phần cứng của máy tính
• Kiến trúc Von Neumann
• Cấu trúc của một máy tính hiện đại
• Bộ vi xử lý trung tâm máy tính
• Bộ nguồn máy tính
• Hệ thống kiến trúc máy tính
• Tìm hiểu kiến trúc máy tính
• Lý thuyết kiến trúc máy tính
• Nguyên lý kiến trúc máy tính