TAILIEUCHUNG - Bài giảng Nguyên lý thiết kế mạch dãy - Nguyễn Quốc Cường

Bài giảng Giới thiệu các phần tử hai trạng thái ổn định; phân tích các máy trạng thái đồng bộ bởi xung nhịp và thiết kế các máy trạng thái đồng bộ bởi xung nhịp. Mời các bạn tham khảo! | Nguyên lý thiết kế mạch dãy Nguyễn Quốc Cường 3I Nội dung Giới thiệu Các phần tử hai trạng thái ổn ñịnh Flip-Flops Phân tích các máy trạng thái ñồng bộ bởi xung nhịp Thiết kế các máy trạng thái ñồng bộ bởi xung nhịp Sequential logic design 2 Tài liệu tham khảo Digital Design Principles amp Practices John F Wakerly Printice Hall Sequential logic design 3 Giới thiệu Mạch logic dãy output 2 tín hiệu input tại thời ñiểm tn output 2 cả vào tín hiệu input trong quá khứ Ví dụ mạch ñiều khiển chọn kênh TV sử dụng nút bấm channel up và channel-down nếu trước ñó kênh ñang chọn là 9 nếu bấm channel-up thì kênh lựa chọn là 10 nếu trước ñó kênh ñang chọn là 1 nếu bấm channel-up thì kênh lựa chọn là 2 . Việc sử dụng bảng ñể mô tả các output phụ thuộc vào tổ hợp các inputs ñối với các mạch dãy là KHÔNG THỂ Sequential logic design 4 Trạng thái Trong mạch dãy sử dụng khái niệm trạng thái ñể mô tả Trạng thái của một mạch dãy là tập hợp các biến trạng thái mà giá trị của nó tại một thời ñiểm chứa ñầy ñủ các thông tin cần thiết trong quá khứ cho phép xác ñịnh các hoạt ñộng của mạch trong tương lai Trong mạch logic các biến trạng thái chỉ có hai giá trị 0 và 1. Số trạng thái của mạch có n biến trạng thái bằng 2n trạng thái Sequential logic design 5 Các phần tử 2 trạng thái ổn ñịnh Mạch có hai trạng thái ổn ñịnh Nếu Q HIGH thì Q_L LOW Nếu Q LOW thì Q_L HIGH Sequential logic design 6 Phân tích tương tự Xem xét ñiện áp Vout và Vin Giao của 2 ñồ thị tại 3 ñiểm ñó là các ñiểm cân bằng của mạch Hai ñiểm ổn ñịnh ứng với các trạng thái Q 0 hoặc Q 1 Một ñiểm metastable tại ñó Vout1 và Vout2 có giá trị ñiện áp nằm giữa mức 1 và 0 Sequential logic design 7 Metastable Thực tế thời gian mạch ở trạng thái metastable thường ngắn lý do chỉ cần một tác ñộng ñủ lớn của nhiễu sẽ kéo nó về một trong hai trạng thái stable Sequential logic design 8 Latch và Flip-Flops Latch và Flip-flops là các phần tử cơ bản trong mạch logic dãy Flip-Flops dùng ñể chỉ một thiết bị logic dãy có khả năng lấy mẫu tín hiệu .

• Cơ khí - Chế tạo máy
• Bài giảng Nguyên lý thiết kế mạch dãy
• Nguyên lý thiết kế mạch dãy
• Thiết kế máy đồng bộ xung
• Mạch logic dãy
• Dflip flop sườn xuống
• Bài giảng Kỹ thuật điện tử số
• Kỹ thuật điện tử
• Kỹ thuật điện tử số
• Thiết kế mạch dãy
• Máy trạng thái đồng bộ bởi xung nhịp