TAILIEUCHUNG - Nén Bitstream sử dụng Run-Length Encoding trên nền hệ nhúng FPGA

Trong bài báo này, thực hiện một kỹ thuật nén bitstream sử dụng mã run-length trên nền tảng phần cứng mới. Phần nén bitstream được thực hiện trên máy tính còn phần giải nén thực hiện trên hệ nhúng của FPGA. Kết quả đạt được khả dụng trong thực tế với tỉ số nén tốt, chi phí phần cứng giải nén là chấp nhận được. | Nộn Bitstream sử dụng Run-Length Encoding trờn nền hệ nhỳng FPGA Kỹ thuật điện tử & Khoa học máy tính NéN BITSTREAM Sử DụNG RUN-LENGTH ENCODING TRÊN NềN Hệ NHúNG FPGA Vũ HUY THế*, TRầN THANH**, PHạM NGọC NAM***, PHạM NGọC THắNG* Tóm tắt: Công nghệ FPGA hiện nay được sử dụng rộng rãi trong các hệ thống có thể cấu hình lại. Thông tin cấu hình (bitstream) cho FPGA thường nằm trên một bộ nhớ trong hoặc ngoài. Việc nén bitstream là rất quan trọng trong thiết kế hệ thống cấu hình lại sử dụng FPGA vì nó làm giảm kích thước bitstream, dung lượng của bộ nhớ yêu cầu. Hơn nữa, việc nén bitstream còn cải thiện băng thông và làm giảm thời gian cấu hình hệ thống. Trong bài báo này, các tác giả thực hiện một kỹ thuật nén bitstream sử dụng mã run-length trên nền tảng phần cứng mới. Phần nén bitstream được thực hiện trên máy tính còn phần giải nén thực hiện trên hệ nhúng của FPGA. Kết quả đạt được khả dụng trong thực tế với tỉ số nén tốt, chi phí phần cứng giải nén là chấp nhận được. Từ khóa: FPGA, Nén Bitstream, Mã Run-Length, Tỉ số nén. 1. Mở ĐầU Trong những năm gần đây, FPGA (Field-Programmable Gate Array) đang được sử dụng rộng rãi trong các hệ thống nhúng và cấu hình lại. FGPA được cấu hình nhờ các bitstream được tải lên từ bộ nhớ. Việc nén bitstream đem lại những lợi ích thiết thực như: sử dụng ít dung lượng, và cải thiện băng thông của bộ nhớ lưu trữ thông tin cấu hình và giảm thời gian cấu hình. Do đó, vấn đề này đang nhận được sự quan tâm nghiên cứu của nhiều nhà khoa học. Andreas Dandalis và K. Prasanna đề xuất một thuật toán nén bitstream nhằm giảm thiểu bộ nhớ chứa thông tin cấu hình của FPGA [4]. Kỹ thuật này được ứng dụng với các FPGA dựa trên SRAM kiểu nén từ điển và được bắt nguồn từ thuật toán LZW (Lempel Ziv Welch). Thuật toán này có hiệu năng giải nén cao nhưng chi phí phần cứng giải nén đắt đỏ. Sau đó, Stefan và cộng sự đề xuất một phương pháp nén sử dụng mã toán học và kiểu nén từ điển [5], tuy nhiên .

• Hoá dầu
• Nén Bitstream sử dụng Run Length Encoding
• Hệ nhúng FPGA
• Tỉ số nén
• Thông tin cấu hình
• Kỹ thuật nén bitstream