TAILIEUCHUNG - GIÁO TRÌNH KỸ THUẬT PLD & ASIC - CHƯƠNG 3 THIẾT KẾ MẠCH LOGIC TỔ HỢP BẰNG VHDL

Trong phần này sẽ thiết kế các mạch logic tổ hợp dùng ngôn ngữ VHDL và sử dụng thiết bị lập trình. Các mạch logic tổ hợp bao gồm mạch giải mã n đường sang m đường, mạch mã hoá m đường sang n đường, mạch dồn kênh và mạch phân kênh, mạch giải mã led 7 đoạn loại anode chung và cathode chung. Các thiết bị lập trình có thể dùng CPLD XC9572, XC 95144, Coolrunner XC2C256. | Tnrững ĐH Sĩĩphạm Kỹ thuật TP. HCM http Chương 3 THIET KE MACH LOGIC TO HỢP bang VHDL GIỚI THIEU THIET KE MACH giai mA - MACH mA hoa thết KẾ MACH GlAl mA thết kể MACH MẰK THẾT KỂ MACH GIẮIMẰLED 7 ĐOAN LOẠI ANODE CHUNG THIẾT KE MACH đa HỢ MACH giải đa HỢP THẾT KỂ MACH DA HỌE THẾT KỂ MACH GIẮI DA HỌP CAU hoi On tap và bài TÃP Ftif ligfi Sif fitftiti Á r từát Ĩ http www. . vn Trường Đỉỉ Sư phạm Kỹ tỉtìiậí TP. Hcyí__ htíp . t hương 3. Thiết Kế mạch logic tể hợp SPKT - Nguyễn Đình Phú CÁC HÌNH VẼ Hình 3-1. Sơ đồ khối mạch GM 2 - 4. Hình 3-2. Sơ đồ khối mạch GM 3 - 8. Hình 3-3. Sơ đồ khối mạch MH 4 - 2. Hình 3-4. Sơ đồ khối mạch GM led 7 đoạn lốại ạnode chung. Hình 3-5. Sơ đồ khối mạch ĐH 4 vào. Hình 3-6. Sơ đồ khối mạch GĐH 4 rạ. CÁC BÁNG Bạng 3-1. BTT mạch GM 2 - 4. Bạng 3-2. BTT mạch GM 3 - 8. Bạng 3-3. BTT mạch MH 4 - 2. Bạng 3-4. BTT mạch GM led 7 đốạn ạnốde chung. Bạng 3-5. BTT mạch đạ hơp 4 ngố vạố. Bạng 3-6. BTT mạch GĐH 4 rạ. riir việk ĐH ttứp www. tít iivtenspktedu. vn 128 Trưởng BH Sư phạm Kỳ thĩỉật TP. HCM t fyJJChưcng 3. Thiết Kế mạch logic tổ hợp SPKT - Nguyễn Đinh Phú I. GIỚI THIÊU Trong phần này sẽ thiết kế các mạch logic tổ hợp dung ngôn ngữ VHDL và sử dụng thiết bị láp trình. Các mạch logic tổ hợp bàô gôm mạch giài mà n đữông sang m đữông mạch mà hoà m đữông sàng n đữông màch don kẽnh và màch phàn kẽnh màch giài mà lẽd 7 đoàn loài ànodẽ chung và càthodẽ chung. Càc thiết bị làp trình co thẽ dung CPLD XC9572 XC 95144 Coolrunnẽr XC2C256. II. THIET KE MẠCH GIAI MÃ - MACH MÃ HOA 1 THẾT kE MACH giãi mA Bai 3-1 Thiết kế màch giài mà 2 đữông sàng 4 đữông vôi ngo rà tích cực mức cào Bước 1 Vẽ sô đo khoi củà màch DECODE 2 to 4 Hình 3-1. Sd đồ khối mạch GM 2-4. Bước 2 Làp bàng trạng thái Ngõ vào vZi. - Ngõ ra 11 10 Q3 Q2 Q1 QO 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 Bảng 3-1. BTT mạch GM 2 - 4. Bước 3 Viết chữông trình library IEEE use

TÀI LIỆU LIÊN QUAN
TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.