TAILIEUCHUNG - Đề thi môn: ASSIGNMENT - 5

Design a fast 6-input OR gate in each of the following circuit families. Sketch an implementation using two stages of logic (., NOR6 + INV, NOR3 + NAND2, etc.). Label each gate with the width of the pMOS and nMOS transistors. | Thuan Xuan Nguyen Department of Electronics and Telecommunications University of Science Ho Chi Minh City Vietnam National University Ho Chi Minh City Tel 84 906 834 817 Email Site http ASSIGNMENT 5 Edited Monday April 25 2011 Exercise 1 7 Use Vietnamese only. 1. Based on Section - Circuit Pitfalls page 379 1003 explain those concepts by using images and examples. a. Threshold Drops d. Charge Sharing g. Minority Carrier Injection b. Ratio Failures e. Power Supply Noise h. Back-gate Coupling c. Leakage f. Hot spots i. Diffusion Input Noise Sensitivity j. Process sensitivity 2. Design a fast 6-input OR gate in each of the following circuit families. Sketch an implementation using two stages of logic . NOR6 INV NOR3 NAND2 etc. . Label each gate with the width of the pMOS and nMOS transistors. Each input can drive no more than 30 lamda of transistor width. The output must drive a 60 30 inverter . an inverter with a 60 lamda-wide pMOS and 30 lamda-width nMOS transistor . Use logical effort to choose the topology and size for least average delay. Estimate this delay using logical effort. When estimating parasitic delays count only the diffusion capacitance on the output node. a. Static CMOS b. Pseudo-nMOS with pMOS transistors the strength of the pull-down stack c. Domino a footed dynamic gate followed by a Hi-skewed inverter only optimize the delay from rising input to rising output 3. Prove that the P N ratio that gives lowest average delay in a logic gate is a square root of the ratio that gives equal rise and fall delays. 4. Sketch a pseudo-nMOS gate that implements the function F A -A A- A 4- A A- A. A. A Calculate the gu gd gavg pu pd pavg of this circuit. 5. Sketch a 3-input dual-rail domino majority minority gate. This is often used in domino full adder cells. Recall that the majority function is true if more that half of the inputs are true. 6. Sketch 3-input XOR functions using each of the .

• Điện - Điện tử
• điện tử số
• đề cương vi xử lí
• mạch điện ứng dụng
• giáo trình mạch điện tử
• tài liệu về ASSIGNMENT 6
• vi mạch điện tử
• linh kiện điện tử
• điện gia dụng
• điện tử công suất
• công nghệ điện tử
• điện tử
• giáo trình điện tử
• tài liệu điện tử
• bải giảng điện tử
• lý thuyết điện tử
• Bài giảng điện tử số
• Giáo trình điện tử số
• Các hàm logic trong điện tử số
• Hệ tổ hợp điện tử số
• Các phần tử trong điện tử số
• Kỹ thuật điện tử số
• Đề thi Điện tử số
• Môn Điện tử số
• Ôn thi Điện tử số
• Kiểm tra Điện tử số
• Ôn tập Điện tử số
• tài liệu điện tử số
• chuyên ngành điện tử
• thiết bị điện tử
• Kinh doanh điện tử
• Thương mại điện tử
• Thư điện tử
• Thanh toán điện tử
• Giao dịch ngân hàng
• Trao đổi dữ liệu điện tử
• Túi tiền điện tử
• Giao dịch ngân hàng số hóa
• Hình thức kinh doanh thương mại điện tử
• Kỹ thuật mạch điện tử
• Đề cương ôn thi điện tử
• Điện tử số hệ
• Điện tử công nghiệp
• Đề cương điện tử số
• Giáo trình điện tử vi mạch điện tử số
• Điện tử vi mạch
• Cơ sở toán học của điện tử số
• Các cổng logic cơ bản
• lý thuyết điện tử số
• mạch số cơ bản
• Kỹ thuật điện
• Kỹ thuật điện tử
• Hệ đếm trong điện tử số
• tổng đài điện tử số
• giáo trình
• tài liệu về tổng đài điện tử số
• ứng đụng tổng đài điện tử số
• cách học tổng đài điện tử số
• ôn thi môn tổng đài điện tử số
• cách học điện tử số
• bài tập điện tử số
• trắc nghiệm điện tử số
• đáp án môn điện tử số
• phương pháp học điện tử số
• mạch logic tổ hợp