TAILIEUCHUNG - [Giáo Trình] Tổng Quan Về Họ Vi Điều Khiển PIC phần 4

Tham khảo tài liệu '[giáo trình] tổng quan về họ vi điều khiển pic phần 4', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | SCL n Sus Co ision start bit Step Bit AckliO . edge Generate Set. Reset s p WCQL SSPSTAT Set SSPIF BCL F Reset ACKSTAT PEN SSPCON2 SSPM3 SSPM0 SSPADD 60 Generator Start bit Detect Stop bit Detect Write Collision Detect Clock Arbitration State Counter for end of XMIT RCV Hình Sơ đồ khôi MSSP I2C Master mode . I2C Master đồng vai trồ tích cực trong qua trình giao tiếp va đieu khien cac I2C Slave thông qua việc chu đông tao ra xung giao tiếp va cac đieu kiện Start Stop khi truyen nhận dữ liệu. Môt byte dữ liêu co the được bat đau bang đieu kiên Start kết thuc bang đieu kiên Stop hoặc bat đau va ket thuc vơi cung một đieu kiẹn khơi động lạp lai Repeated Start Condition . Xung giao tiếp nối tiếp se được tao ra từ BRG Baud Rate Generator gia trị ấn định tan so xung clock noi tiếp được lấy từ 7 bit thấp cua thanh ghi SSPADD. Khi dữ lieu được đưa vao thanh ghi SSPBUF bit BF được set va BRG tự đọng đếm ngược ve 0 va dưng lai pin SCL được giư nguyen trang thai trược dư lieu tiếp theo được đưa vao BRG se can mọt khoảng thợi gian TBRG tự đong reset lai gia trị đế tiếp tuc qua trình đếm ngược. Moi vong lếnh co thợi gian TCY BRG se giam gia trị 2 lan. Hình Sợ đo khoi BRG Baud Rate Benerator cua I2C Master mode. Cac gia trị cu the cua tan so xung noi tiep do BRG tao ra được liet ke trong bang sau Fcy Fcy 2 10 MHz 20 MHz 10 MHz 20 MHz 10 MHz 20 MHz 4 MHz 8 MHz 4 MHz 8 MHz 4 MHz 8 MHz 1 MHz 2 MHz 1 MHz 2 MHz 1 MHz 2 MHz BRG Value Fscl 2 Rollovers of BRG 19h 400 kHz 1 20h kHz 3Fh ICO kHz DAh 400 kHz 1 ODh 3C8 kHz 28 h ICO kHz C3h 333 kHzl1 DAh ICO kHz COh 1 MHz 1 Trong đó giá trị BRG là giá trị được lấy từ 7 bit thấp cua thanh ghi SSPADD. Do I2C ở chế đó Master mode thanh ghi SSPADD sẽ khóng được sử dụng để chừa địa chỉ thay vào đó chức nang cua SSPADD la thanh ghi chừa gia trị cua BRG. Đẽ tao được điểu kiện Start trừởc hết can đừa hai pin SCL va SDA lẽn mừc logic cao va bit SEN SSPCON2 0 phai đừởc set. Khi đo BRG sẽ tự động đoc gia trị 7 bit thấp cua thanh .

Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.