Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Nối tiếp phần 1, Bài giảng Hệ thống nhúng (2019): Phần 2 tiếp tục trình bày những nội dung về phát triển hệ thống nhúng dựa trên hệ vi xử lý nhúng; kiến trúc của hệ vi xử lý nhúng ARM; giới thiệu về dòng vi xử lý ARM Cortex và ARM Cortex M3; thiết lập hệ điều hành nhúng trên nền ARM; lập trình điều chế độ rộng xung - PWM (Pulse-width modulation); . Mời các bạn cùng tham khảo! | HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG NGUYỄN NGỌC MINH LƯƠNG CÔNG DUẨN BÀI GIẢNG HỆ THỐNG NHÚNG HÀ NỘI 10.2019 1 CHƯƠNG 5 PHÁT TRIỂN HỆ THỐNG NHÚNG DỰA TRÊN HỆ VI XỬ LÝ NHÚNG 5.1 Giới thiệu chung Trong các hệ thống nhúng hiện nay vi xử lý lõi ARM được sử dụng rộng rãi nhất. Trong chương này các kiến thức căn bản về kiến trúc vi xử lý lõi ARM và tập lệnh ARM được giới thiệu. Sau đó các kiến thức căn bản về việc thiết kế các thành phần căn bản của hệ thống nhúng được đề cập. Phần cuối sẽ tập trung vào thiết lập hệ điều hành nhúng trên nền ARM. 5.2 Kiến trúc của hệ vi xử lý nhúng ARM Lõi ARM Kiến trúc của ARM được thiết kế chuyên dụng cho các ứng dụng nhúng. Do đó hiện thực hóa chip ARM được thiết kế để cho các ứng dụng nhỏ nhưng có hiệu năng cao tiêu thụ ít năng lượng. Lõi ARM được thiết kế theo kiến trúc RISC nó chứa các kiến trúc RISC chung Các thanh ghi đồng dạng. Kiến trúc dạng Load-Store. Các địa chỉ Load Store chỉ được xác định từ nội dung thanh ghi và các chỉ lệnh Các kiểu đánh địa chỉ đơn giản. Các chỉ lệnh có độ dài cố định và đồng dạng do đó đơn giản hóa việc giải mã các câu lệnh Thay vì chỉ dùng 1 chu kì xung nhịp cho tất cả các chỉ lệnh ARM thiết kế để sao cho tối giản số chu kì xung nhịp cho một chỉ lệnh do đó tăng được sự phức tạp cho các chỉ lệnh đơn lẻ. Ngoài ra kiến trúc ARM có thể cung cấp Điều khiển cả khối logic số học ALU và bộ dịch chuyển shifter trong các lệnh xử lý dữ liệu để tối đa hóa việc sử dụng ALU và bộ dịch chuyển. Các chế độ địa chỉ tự tăng hoặc tự giảm để tối ưu hóa các lệnh vòng lặp Các lệnh nhân Load Store để tối đa dữ liệu truyền qua. Nhờ các tối ưu trên nền kiến trúc RISC căn bản lõi ARM có thể đạt được một sự cân bằng giữa hiệu năng cao kích thước mã nguồn ít công suất tiêu thụ thấp. 133 Thanh ghi và các chế độ hoạt động Lõi ARM có 37 thanh ghi trong đó có 31 thanh ghi đa dụng. Tuy nhiên tại một thời điểm chỉ có 16 thanh ghi đa dụng và 2 thanh ghi trạng thái hiển thị. Các thanh ghi khác ở dạng ẩn chỉ hiển thị ở một số chế độ .
