Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Đại học bách khoa tp.HCM - khoa điện - điện tử - bộ môn điện tử bài 1: cho mạch logic như hình vẽ. khảo sát dạng tín hiệu Y, Z,T theo tín hiệu A, B,C . Biết rằng giá tr4i ban đầu ngõ ra Q của chốt D và Flip Flop D đều bằng 1. | Đại Học Bách Khoa TP.HCM - Khoa Điện-Điện Tử - Bộ Môn Điện Tử BÀI TẬP ÔN CUỐI KỲ - KỸ THUẬT SỐ Bài 1 Cho mach logic như hình vẽ. Khao sat dang tín hiệu Y Z T theo tín hiệu A B C. Biết rằng gia trị ban đầu ngo ra Q cua chất D va Flip Flop D đẽu bang 1. Bài 2 sư dung JK.FF co xung clock kích theo canh lẽn ngo vao Preset va Clear tích cực logic 0 tích cực thấp thiết kế bộ đếm nấi tiếp bo đếm bất đong bộ 3 bit QaQbQC QC là LSB co gian đo trang thai như hình vẽ. Trang 1 11 Đại Học Bách Khoa TP.HCM - Khoa Điện-Điện Tử - Bộ Môn Điện Tử Bài 3 Xac định gian đồ trang thai cua hệ tuần tự gồm 1 ngố vào X va 2 T-FF Q1 Q0 như hình vẽ Bài 4 Thanh lập bang chuyện trang thai hoặc gian đồ trang thai cua hệ tuan tự kiệu MOORE cồ 1 ngố vao X va 1 ngố ra Z. Ngố ra Z chỉ bang 1 khi ngố vao X nhạn được chuồi liẽn tuc 1 1 0 1. Hay rut gon bang trang thai. Bài 5 Cho hệ tuan tự cồ 1 ngồ vao X va 2 ngồ ra Z1 Z2. Hệ cồ 4 trang thai A B C va D cồ gian đồ trang thai như hình vệ. Vôi phệp gan trang thai ma hồa trang thái A Q1Q2 10 B Q1Q2 00 C Q1Q2 01 va D Q1Q2 11. Hay thiết kế hệ bang JK_FF va cong logic hoac D_FF và PLA chỉ chon 1 trong 2 . Biết rang khi xung clock va ồ cồ canh xuồng hệ sệ chuyển Trang 2 11 Đại Học Bách Khoa TP.HCM - Khoa Điện-Điện Tử - Bộ Môn Điện Tử Bài 6 Cho hệ tuan tự co lưu đồ may trạng thai lưu đồ SM gian đồ trang thai như hình vẽ . Xac định phương trình hàm trang thai kế cua cac biến trang thai Q 1 Q 2 va phương trình ham ngồ ra Z1 Z2. Bài 7 Mồt hệ tô hơp cồ ngồ ra Z là số nhị phân 4 bit z3 z2 z1 z0 cồ chưc nang chon 1 trong 4 ma nhị phan 4 bit ở ngồ vao M N P hoặc Q phu thuồc 2 ngồ vao điếu khiến x1 va x0. x1 x0 Z z3 z2 z1 z0 0 0 M m3 m2 m1 m0 0 1 N n3 n2 n1 n0 1 0 P p3 p2 p1 p0 1 1 Q q3 q2 q1 q0 Viết ma VHDL thưc hiện mach nay sư dung component MUX 4 1 cồ khai bao ENTITY _ ENTITY MUX4 IS PORT d0 d1 d2 d3 IN STD_LOGIC s1 s0 IN STD_LOGIC y OUT STD_LOGIC END MUX4 s1 s0 y 0 0 d0 0 1 d1 1 0 d2 1 1 d3 Gơi ý - Moi ngõ ra zi chon 1 trong 4 ngo vao mi Hi Pi qi. - .
