Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Bộ đệm tín hiệu một chiều74244: Bộ đệm tín hiệu có tác dụng khuyếch đại tín hiệu sau một khoảng truyền đã bị suy giảm. Tín hiệu đầu ra có mức logic giống tín hiệu đầu vào nh-ng đã khuyếch đại đến mức cần thiết. Tín hiệu chỉ đi theo một chiều. Bộ đếm nhị phân 4bit đôi 7469: Gồm hai bộ đếm nhị phân 4 bit đ-ợc tích hợp trong một IC. Mỗi bộ đếm có 6 chân: 4 đầu ra đếm QA, QB, QC, QD, một đầu vào xung đếm CKA, một đầu vào xoá CLR. . | Thiết kế mạch logic số Phẩn V Phụ lục Bộ đếm nhị phân 4bit 7493 Có 14 chân gồm chân 5 nối với nguồn Vcc 5V chân 10 GND nối đất 4 đầu ra đếm QA QB QC QD 2 đầu vào xung đếm CKA CKB 2 đầu vào xoá RO1 R02. Thực hiên đếm khi có s- ờn âm của xung kích. Hình I.4.1 Bộ đếm nhị phân 4 bit Bảng chân lý của 7493 R0 1 R0 2 QD QC QB QA 1 1 0 0 0 0 0 X Đếm 5. Bộ đếm nhị phân 4bit đôi 7469 Gồm hai bộ đếm nhị phân 4 bit đ- ợc tích hợp trong một IC. Mỗi bộ đếm có 6 chân 4 đầu ra đếm QA QB QC QD một đầu vào xung đếm CKA một đầu vào xoá CLR. 1 2. 2 1 5. 7 1CKA vcc 1CLR 2CKA 1QA 2CLR 1QB 2QA 1QC 2QB 1QD 2QC GNI 2QB 14 13 12 - 11 8 74393 6. Bộ đêm tín hiêu một chiều74244 Bộ đêm tín hiêu có tác dụng khuyếch đại tín hiêu sau một khoảng truyền đã bị suy giảm. Tín hiêu đầu ra có mức logic giống tín hiêu đầu vào nh-ng đã khuyếch đại đến mức cần thiết. Tín hiêu chỉ đi theo một chiều. 7 7469 20 chân gồm chân cc nối nguồn 5V chân GND nối __L __2 __3. __4. __1 __6. __7. __8. __9. - __10 1G vcc 1A1 2G 2Y4 1Y1 1A2 2A4 2Y3 1Y2 1A3 2A3 2Y2 1Y3 1A4 2A2 2Y1 1Y4 GNĐ 2A1 74344 20 19 18 17 16 15 14 13 12 11 1 Thiết kế mạch logic số Phẩn V Phụ lục đất 8 đầu vào 1A1 1A2 1A3 1A4 2A1 2A2 2A3 2A4 8 đầu ra 1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4 2 đầu chọn chip 1G 2G khi 1G 2G ở mức logic 0 thì tín hiệu từ đầu vào mói đ- ợc đ-a tới đầu ra khi 1G và 2G ở mức logic 1 thì đầu ra ở trạng thái trở kháng cao. Bảng chân lý của 74244 G A 1 A 2 A 3 A 4 Y 1 Y 2 Y 3 Y 4 1 X X X X Trở kháng cao 0 X X X X A 1 A 2 A 3 A 4 7. Bô đêm tín hìêu hai chiều 74245 Bộ đệm tín hiệu hai chiều 74245 cho phép tín hiệu đi theo hai chiều tuỳ thuộc mức logic ở đầu vào DIR. Khi DIR ở mức cao thì tín hiệu đi từ đầu vào Ai ra đầu Bi ng-ợc lại khi DIR ở mức logic thấp thì tín hiệu đi từ đầu vào Bi ra đầu Ai. 555. Vi mạch này có thể làm việc vói điện áp nguồn cung cấp UCC từ 5V đến 15V. Dãy điện trở mắc theo kiểu phân áp từ UCC đến đất tạo ra điện áp chuẩn cho hai bộ so sánh 1 và 2 trong đó điện áp chuẩn cho bộ so sánh 2 là UCC 3 và cho bộ so
