Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Tham khảo tài liệu 'kỹ thuật vi xử lý part 4', công nghệ thông tin, kỹ thuật lập trình phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | DỰÁN JICA-HIC KỶ THUẬT VI XỬLÝ TI T2 T3 T4 TI T2 Twa Twa Clk RESET MI HALT Hình 3.12 3.13 3.14. Các chu kỳ thoát khỏi trạng thái Power-down 4. Ví dụ về một hệ vi xử lý đơn giản sử dụng Z80 4.1. Sơ đồ khối hệ thống Hình 3.16 giới thiệu một hệ thống đơn giản sử dụng Z80 nó bao gồm Nguồn cung cấp 5V Mạch tạo xung nhịp Các vi mạch nhớ Mạch vào ra Z80-PIO CPU Z80 Hình 3.16. Máy tính đơn giản dùng Z80 33 DỰÁN JICA-HIC KỶ THƯẬT VI XỬL.Ý Bộ nhớ ngoài có thể gồm ROM RAM. Trong hình 3.16 chỉ sử dụng một vi mạch ROM 8 Kbit vì đây là một hệ thống tối thiếu các thao tác đọc ghi dữ liệu được thực hiện trên các thanh ghi trong Z80 mà không cần sử dụng RAM ngoài. Mạch I O có nhiệm vụ cho phép hệ thống giao tiếp với bên ngoài trong sư đồ này ta sử dụng vi mạch vào ra song song 8 bit Z80 PIO nếu muốn thực hiện vào ra nối tiếp thì cần sử dụng vi mạch vào ra nối tiếp Z80 SIO. 4.2. Thêm RAM cho hệ thống Hầu hết các máy tính đều yêu cầu có bộ nhớ RAM để lưu trữ dữ liệu tạo ngăn xếp. Hình 3.17 minh họa cách tạo thêm 256 bytes SRAM cho hệ thống trong hình 3.16. bus đia chỉ bus dữ liệu Địa chỉ OOOOH 03FFH 0400H 04FFH Hình 3.17. Sơ đồ ghcp nối ROM RAM Không gian bộ nhớ được tổ chức như sau 1 Kbyte ROM 256 bytes RAM Bit địa chỉ A10 được sử dụng để phân biệt giữa ROM và RAM nó được nối với các chân chọn vi mạch CE Chip Enable . Trong dải địa chỉ 34 DỰÁN JICA-HIC KỸ THUẬT VI XỬLÝ OOOOh đến O3FFh thì A10 0 do đó vi mạch ROM được chọn còn 2 vi mạch RAM bị cấm trong dải địa chỉ từ 0400h đến 04FFh thì A10 1 nên vi mạch ROM bị cấm hai vi mạch RAM được chọn vi mạch RAM thứ nhất cung cấp các bít dữ liệu từ DO đến D3 vi mạch RAM thứ hai cung cấp các bít dữ liệu từ D4 đến D7 cả hai vi mạch này cung cấp 1 byte dữ liệu hoàn chỉnh DŨ-D7. Sau đây chúng tôi sẽ giới thiệu mạch tạo trạng thái WAIT để đảm bảo giao tiếp giữa bộ nhớ với CPU Hình 3.18 và mạch giao tiếp với DRAM để bạn đọc tham khảo. Hình 3.18. Mạch thêm trạng thái WAIT vào chu kỳ truy cập bộ nhớ Hình 3.19. Mạch giao tiếp với bộ nhớ DRAM .
