Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Mạch tạo xung nhịp dùng để cung cấp xung nhịp cho μP. 1 2 3 4 5 6 7 8 9 CSY NC VCC PCLK X1 AEN1 X2 RDY 1 ASY NC READY EFI RD2 F/C AEN2 OSC CLK RES GND RESET 18 17 16 15 14 13 12 11 10 8284 Hình 3.1 – Mạch tạo xung nhịp 8284 CSYNC (Clock Synchronisation): ngõ vào xung đồng bộ chung khi hệ thống có các 8284 dùng dao động ngoài tại chân EFI. Khi dùng mạch dao động trong thì phải nối đất. PCLK (Peripheral Clock): xung nhịp f = fX/6 (fX là tần. | Giáo trình vi xử lý Tổ chức nhập xuất CHƯƠNG 3 TỔ CHỨC NHẬP XUẤT 1. Các mạch phụ trợ 8284 và 8288 1.1. Mạch tạo xung nhịp 8284 Mạch tạo xung nhịp dùng để cung cấp xung nhịp cho pP. D D D D D D D D D 1 CSYNC VCC 2 PCLK X1 3 AEN1 X2 4 RDY1 ASY NC 5 READY EFL 6 RD2 F C 7 AEN2 8 OSC RES CLK 9 GND RESET 18 17 16 15 14 13 12 11 10 a a a a a o o o a 8284 Hình 3.1 - Mạch tạo xung nhịp 8284 CSYNC Clock Synchronisation ngõ vào xung đồng bộ chung khi hệ thống có các 8284 dùng dao động ngoài tại chân EFI. Khi dùng mạch dao động trong thì phải nối đất. PCLK Peripheral Clock xung nhịp f fX 6 fX là tần số thạch anh AEN1 AEN2 Address Enable cho phép chọn các chân RDY1 RDY2 báo hiệu trạng thái sẵn sàng của bộ nhớ hay thiết bị ngoại vi X1 ASYNC EFL F C OSC RES RESET VCC CSYNC PCLK AEN1 RDY1 READY RD2 AEN2 CLK GND 1 2 3 4 5 6 7 8 9 Vcc 8284 Hình 3.2 - Mạch khởi động cho 8284 Phạm Hùng Kim Khánh Trang 77 Giáo trình vi xử lý Tổ chức nhập xuất RDY1 RDY2 Bus ready tạo các chu kỳ đợi ở CPU READY nối đến chân READY của pP. CLK Clock xung nhịp f fX 3 nối với chân CLK của pP. RESET nối với chân RESET của pP là tín hiệu khởi động lại toàn hệ thống RES Reset Input chân khởi động cho 8284 OSC ngõ ra xung nhịp có tần số fX F C Frequency Crystal chọn nguồn tín hiệu chuẩn cho 8284 nếu ở mức cao thì chọn tần số xung nhịp bên ngoài ngược lại thì dùng xung nhịp từ thạch anh EFI External Frequency Input xung nhịp từ bộ dao động ngoài ASYNC chọn chế độ làm việc cho tín hiệu RDY. X1 X2 ngõ vào của thạch anh 1.2. Mạch điều khiển bus 8288 Mạch điều khiển bus 8288 lấy một số tín hiệu điều khiển của pP và cung cấp các tín hiệu điều khiển cần thiết cho hệ vi xử lý. D D D D D D 1 IOB VCC CLK S0 S1 _ S2 DT R MCE PDEN ALE DEN AEN CEN MRDC INTA AMWC IORC MWTC AIOWC GND IOWC 20 2 19 3 18 4 17 5 16 6 15 7 14 8 13 9 12 10 11 a 1 a a a o a o a 8288 Hình 3.3 - Mạch điều khiển bus 8288 IOB Input Output Bus Mode điều khiển để 8288 làm việc ở các chế độ bus khác nhau. CLK Clock ngõ vào lấy từ xung nhịp hệ thống. S2 S1 .
