Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
(NB) Giáo trình Lắp ráp mạch kỹ thuật số cung cấp cho người học những kiến thức như: Các quan hệ logic cơ bản và thông dụng; vi mạch số thông dụng; mạch tổ hợp; mạch tuần tự; mạch ghi dịch; mạch giao tiếp D/A, A/D. Mời các bạn cùng tham khảo tiếp nội dung phần 2 giáo trình. | BÀI 5 MẠCH GHI DỊCH 1. Nguyên lý chung Thanh ghi còn gọi là bộ ghi dịch là các phần tử không thể thiếu được trong CPU trong các hệ vi xử lý Nó có khả năng ghi giữ và dịch thông tin sang phải hoặc sang trái . Bộ ghi dịch cấu tạo từ một dãy phần tử nhớ đơn bit trigơ được mắc liên tiếp với nhau và một số cửa logic cơ bản hỗ trợ. Muốn ghi và truyền một từ nhị phân n bit ta cần n phần tử nhớ n trigơ . Trong các bộ ghi dịch thường dùng các trigơ đồng bộ như trigơ RST trigơ JK trigơ D. Thông thường người ta hay dùng các trigơ D hoặc các trigơ khác nhưng mắc theo kiểu trigơ D để tạo thành các bộ ghi. 2. Phân loại - Ghi song song Các bit của từ nhị phân được ghi đồng thời cùng một lúc vào bộ ghi. - Ghi nối tiếp Các bit của từ nhị phân được đưa vào bộ ghi một cách tuần tự theo thứ tự của từ nhị phân. 2.1. Thanh ghi vào nối tiếp ra song dịch phải Bộ ghi nối tiếp có thể dịch phải dịch trái và cho ra song song hoặc ra nối tiếp. Trên hình 3.16 giới thiệu sơ đồ bộ ghi nối tiếp dịch phải có các lối ra song song và ra nối tiếp. Hình 5.1 Mach ghi dịch phải vào nói tiếp ra song song 73 Đây là sơ đồ chỉ có lối vào nối tiếp còn lối cả ra song song và ra nối tiếp. Khi cho một xung kim âm tác động vào lối vào xoá các lối ra Q của cả 4 trigơ trong bộ ghi đều ở trạng thái 0. Muốn ghi ta phải đưa các bit thông tin nối tiếp về thời gian truyền lần lượt vào lối vào nối tiếp theo sự điều khiển đồng bộ của các xung nhịp. Cứ sau mỗi xung nhịp trạng thái của trigơ lại được xác lập theo thông tin lối vào D của nó. Trong sơ đồ hình 3.16 lối ra của trigơ trước lại được nối với vào lối vào D của trigơ sau nên sau mỗi lần có xung nhịp tác động trigơ sau lại nhận giá trị của trigơ đứng trước nó. Giả sử ta có 4 bit số liệu D1D2D3D4 được truyền liên tiếp tới lối vào của bộ ghi trong đó bit D4 đến trước nhất. Quá trình ghi thông tin diễn ra như sau Xung nhịp Q1 Q2 Q3 Q4 0 0 0 0 0 1 D4 0 0 0 2 D3 D4 0 0 3 D2 D3 D4 0 4 D1 D2 D3 D4 Bảng 5-1 Sau 4 xung nhịp thì thông tin được nạp xong muốn đưa dữ liệu ra ở .
