Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Bài giảng Thiết kế logic số (VLSI design): Chương 3.4 trình bày một số nội dung về thiết kế các khối nhớ và máy trạng thái hữu hạn. Ngoài ra, cuối bài giảng cung cấp các bài tập trắc nghiệm để người học có thể nắm bắt được các kiến thức cơ bản của bài giảng. | 9/23/2013 1/15 quangkien82@gmail.com Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thiet-ke-logic-so 08/2012 9/23/2013 2/15 quangkien82@gmail.com Nội dung: Thiết kế các khối nhớ, máy trạng thái hữu hạn Thời lượng: 3 tiết bài giảng Yêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học. Mục đích, nội dung 9/23/2013 3/15 quangkien82@gmail.com ROM 9/23/2013 4/15 quangkien82@gmail.com RAM Thành phần gây trễ chủ chốt ? Decoder 9/23/2013 5/15 quangkien82@gmail.com MEMORY DECODER Đặc điểm: Tốc độ tỷ lệ thuận với dung lượng!!! Đánh giá tài nguyên và tốc độ decoder cấu trúc RAM 1D kích thước 8*8 = 64? Tài nguyên = (M*N)*log2(M*N) = 384cổng Độ trễ = log2(M.N) = 6 levels Nhiệm vụ, trỏ đúng địa chỉ ô nhớ cần truy cập!!! 9/23/2013 6/15 quangkien82@gmail.com MEMORY DECODER Đánh giá tài nguyên và tốc độ decoder cấu trúc RAM 2D kích thước 8*8? Tài nguyên = M*log2(M) + N*log2(N) + M*N = 112 cổng Độ trễ = 1 + Max (log2(N), | 9/23/2013 1/15 quangkien82@gmail.com Thiết kế logic số (VLSI design) Bộ môn KT Xung, số, VXL quangkien82@gmail.com https://sites.google.com/site/bmvixuly/thiet-ke-logic-so 08/2012 9/23/2013 2/15 quangkien82@gmail.com Nội dung: Thiết kế các khối nhớ, máy trạng thái hữu hạn Thời lượng: 3 tiết bài giảng Yêu cầu: Sinh viên có sự chuẩn bị sơ bộ trước nội dụng bài học. Mục đích, nội dung 9/23/2013 3/15 quangkien82@gmail.com ROM 9/23/2013 4/15 quangkien82@gmail.com RAM Thành phần gây trễ chủ chốt ? Decoder 9/23/2013 5/15 quangkien82@gmail.com MEMORY DECODER Đặc điểm: Tốc độ tỷ lệ thuận với dung lượng!!! Đánh giá tài nguyên và tốc độ decoder cấu trúc RAM 1D kích thước 8*8 = 64? Tài nguyên = (M*N)*log2(M*N) = 384cổng Độ trễ = log2(M.N) = 6 levels Nhiệm vụ, trỏ đúng địa chỉ ô nhớ cần truy cập!!! 9/23/2013 6/15 quangkien82@gmail.com MEMORY DECODER Đánh giá tài nguyên và tốc độ decoder cấu trúc RAM 2D kích thước 8*8? Tài nguyên = M*log2(M) + N*log2(N) + M*N = 112 cổng Độ trễ = 1 + Max (log2(N), log2(M) = 4 levels 9/23/2013 7/15 quangkien82@gmail.com FIFO- First In First Out Ứng dụng Ưu điểm so với RAM thông thường? - Đơn giản khi sử dụng (không có cổng địa chỉ) Nhược điểm ? - Khó thiết kế - Không truy cập được dữ liệu ngẫu nhiên Khối đệm truyền nhận Đồng bộ hóa các miền làm việc với clock khác nhau 9/23/2013 8/15 quangkien82@gmail.com FIFO (Based on Dual Port RAM) 9/23/2013 9/15 quangkien82@gmail.com FIFO OPERATON Reset: RP = 0, WP = 0, dataCNT = 0 WRITE: RP = RP, WP = WP + 1, dataCNT = dataCNT + 1 9/23/2013 10/15 quangkien82@gmail.com READ: RP = RP+1, WP = WP, dataCNT = dataCNT -1 FIFO OPERATON 9/23/2013 11/15 quangkien82@gmail.com READ, WRITE: RP = RP+1, WP = WP +1, dataCNT = dataCNT FIFO OPERATON 9/23/2013 12/15 quangkien82@gmail.com READ: RP = RP+1, WP = WP dataCNT = dataCNT - 1 FIFO OPERATON 9/23/2013 13/15 quangkien82@gmail.com LIFO – Last In First Out Ứng dụng Stack 9/23/2013 14/15 quangkien82@gmail.com FSM-UART Giao thức UART 9/23/2013 15/15 quangkien82@gmail.com .
