TAILIEUCHUNG - USB 2.0 Board Design and Layout Guidelines

Đang có thể đến các bộ phận của mô hình và lắp ráp chúng trên màn hình chỉ là một phần của câu chuyện khi làm việc với hội đồng lớn. Nhập khẩu dữ liệu của bên thứ ba là một điều cần thiết và không có công cụ thích hợp và kỹ thuật để giúp đỡ khi làm việc trên các cụm lớn, sớm hay muộn, họ trở nên khó sử dụng và người dùng sẽ cảm thấy hệ thống làm chậm như các nguồn lực thấp. Công cụ Solid Edge lắp ráp lớn cung cấp xử lý hiệu. | Texas Instruments Application Report SPRAAR7-December 2007 USB Board Design and Layout Guidelines DSPSApplicationsiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiliiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii ABSTRACT This document discusses schematic guidelines when designing a universal serial bus USB system. Contents 1 Background. 1 2 USB PHY Layout Guide. 2 3 Electrostatic Discharge ESD . 8 4 References. 10 List of Figures 1 Suggested Array Capacitors and a Ferrite Bead to Minimize EMI. 2 2 Four-Layer Board Stack-Up. 3 3 USB Connector . 4 4 3W Spacing Rule. 4 5 Power Supply and Clock Connection to the USB PHY. 5 6 USB PHY Connector and Cable Connector. 6 7 Do Not Cross Plane Boundaries. 7 8 Do Not Overlap Planes. 7 9 Do Not Violate Image Planes. 8 1 Background Clock frequencies generate the main source of energy in a USB design. The USB differential DP DM pairs operate in high-speed mode at 480 Mbps. System clocks can operate at 12 MHz 48 MHz and 60 MHz. The USB cable can behave as a monopole antenna take care to prevent RF currents from coupling onto the cable. When designing a USB board the signals of most interest are Device interface signals Clocks and other signal data lines that run between devices on the PCB. Power going into and out of the cable The USB connector socket pin 1 VBUS may be heavily filtered and need only pass low frequency signals of less than 100 KHz. The USB socket pin 4 analog ground must be able to return the current during data transmission and must be filtered sparingly. Differential twisted pair signals going out on cable DP and DM Depending upon the data transfer rate these device terminals can have signals with fundamental frequencies of 240 MHz high speed 6 MHz full speed and 750 kHz low speed . External crystal circuit device terminals XI and X0 12 MHz MHz 24 MHz and 48 MHz fundamental. When using an external crystal as a reference clock a 24 MHz and higher crystal is highly recommended. All trademarks are the property of

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.