TAILIEUCHUNG - Tóm tắt bài giảng VHDL - Very High speed integrated circuit Description Language

Package là một vùng lưu trữ các dữ liệu để dùng chung cho các entity. Mô tả dữ liệu bên trong một package cho phép được tham khảo bởi một entity khác, vì vậy dữ liệu có thể được dùng chung. Một package bao gồm 2 phần: phần mô tả định nghĩa giao diện cho package, phần thân ấn định các hoạt động cụ thể của package. | BỘ GIẤO DỤC ĐÃO TẠO TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHỆ THÀNH PHÔ Hồ CHÍ MINH Ths. NGUYEN TRỌNG HÁI TOM VHDL Very High speed integrated circuit Description Language Lưu HÀNH NỘI BỘ 07 2005 Bài giảng Thiết Kế Hệ Thống Số Phần VHDL VHDL Very High speed integrated circuit Description Language I. CẤU TRÚC CỦA MỘT THIẾT KẾ DÙNG NGÔN NGỮ VHDL. -- Ghi chú PACKAGE Tùy chọn library use ENTITY Thư viện Bắt buộc ARCHITECTURE Bắt buộc CONFIGURATIONS Tùy chọn 1. PACKAGE KHỐI . Package là một vùng lưu trữ các dữ liệu để dùng chung cho các entity. Mô tả dữ liệu bên trong một package cho phép được tham khảo bởi một entity khác vì vậy dữ liệu có thể được dùng chung. Một package bao gồm 2 phần phần mô tả định nghĩa giao diện cho package phần thân ấn định các hoạt động cụ thể của package. Cú pháp khai báo khối được xác định là PACKAGE example_arithmetic IS -- các khai báo khối có thể chứa các khai báo sau - Subprogram declaration. - Type subtype declaration. - Constant deferred constant declaration. - Signal declaration creates a global signal. - File declaration. - Alias declaration. - Attribute declaration a user-define attribute. - Attribute specification. - Use clause. END example arithmetic Tất cả các đối tượng khai báo trong package có thể được truy xuất bởi bất kỳ một thiết kế nào đó bằng cách sử dụng mệnh đề use và khai báo library. library my_lib use Một số thư viện chuẩn GV Nguyễn Trọng Hải Trang 1 Bài giảng Thiết Kế Hệ Thống Số Phần VHDL library ieee use std_logic_1164 là thư viện logic chuẩn của IEEE đoạn 1164 mục đích cung cấp các chuẩn cơ bản để có thể mô tả các kiểu dữ liệu kết nối trong VHDL. std_logic_arith là thư viện chứa tập các phép toán và hàm Kiểu std_ logic có thể có các giá trị U Uninitialized X Unknown 0 Zero 1 One Z Tristate Must be upper case W Weak unknown L Weak Zero H Weak One - Don t care Ngoài ra có thể tự tạo riêng các thư viện trong thiết kế. 2. ENTITY Khai báo entity chỉ dùng để mô t

• Kĩ thuật Viễn thông
• bài giảng VHDL
• Giáo trình kỹ thuật số
• kỹ thuật điện điện tử
• khoa điện tử viễn thông
• bài giảng kỹ thuật số
• Bài giảng Tìm hiểu VHDL
• Tìm hiểu VHDL
• Mô hình hoá phần cứng
• Ngôn ngữ VHDL
• Các lệnh điều khiển trong VHDL
• Phân loại VHDL
• Bài giảng Ngôn ngữ VHDL
• Tập lệnh trong ngôn ngữ VHDL
• Mạch số cơ bản
• Tìm hiểu ngôn ngữ VHDL
• Nghiên cứu ngôn ngữ VHDL
• Bài giảng Thiết kế số sử dụng VHDL
• Thiết kế số sử dụng VHDL
• Ngôn ngữ lập trình
• Khai báo cơ bản trong VHDL
• Thiết kế mạch tổ hợp
• Mô phỏng sử dụng Test Bench
• Thiết kế logic số
• Bài giảng Thiết kế logic số
• Lịch sử phát triển ngôn ngữ VHDL
• Cấu trúc chương trình VHDL
• Kiến trúc dạng hành vi
• Giới thiệu VHDL
• Đặc điểm của VHDL
• mô tả phần cứng
• ngôn ngữ mô tả
• mạch tích hợp
• công nghệ điện tử
• thiết kế mạch điện tử
• Bài giảng Thiết kế số
• Thiết kế số
• Mạch tuần tự đồng bộ
• VHDL cho mạch tuần tư đồng bộ
• Dùng gói Flip flop D
• Mã VHDL cho gated D lached
• Mã cho flip flop D
• thủ thuật lập trình
• tài liệu lập trình
• ngôn ngữ C#
• ứng dụng XML XSL
• ứng dụng VHDL
• Bài giảng Kỹ thuật xung
• Kỹ thuật xung
• Thiết kế logic số Chương II
• Phát biểu đồng thời
• Lịch sử phát triển của VHDL
• Mô phỏng trên ModelSim
• Toán tử và biểu thức
• Phát biểu tuần tự
• Kiến trúc kiểu cấu trúc
• Đối tượng dữ liệu
• Toán tử logic
• Phép dịch không sử dụng toán tử
• Khối dịch không sử dụng toán tử
• Lệnh tuần tự
• Sequential statements
• Concurrent statements
• Mạch logic tổ hợp
• Đoạn mã VHDL
• Bộ cộng Ripple Carry
• Phép gán tín hiệu
• Mô phỏng thiết kế VHDL
• Kiểu dữ liệu
• Bài giảng Thiết kế số
• Thiết kế số
• Các khối mạch tổ hợp
• Thiết kế FSM dùng CAD tools
• Phép gán trạng thái
• Mã VHDL của Mealy FSM
• Kỹ thuật số
• Thiết kế số dùng VHDL
• Mạch tuần tự
• Máy trạng thái