TAILIEUCHUNG - Data Acquisition Part 12

Tham khảo tài liệu 'data acquisition part 12', kỹ thuật - công nghệ, cơ khí - chế tạo máy phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | High-Efficiency Digital Readout Systems for Fast Pixel-Based Vertex Detectors 321 describing the architectures in a parameterized way so that it could be easily adjusted to fit with different matrix dimensions and granularities. A high-level hardware description in VHDL or in any other HDL language like Verilog can be translated into a net-list by specific EDA tools Electronic Design Automation that compile the code and implement the desired functions with the physical components found in a library. These libraries must be provided by the foundry where the designer wants to submit the IC. For our applications we used the Synopsys Design Compiler tool a high-end product synthesizer for ASIC design Application Specific Design Circuit . But VHDL is intended also for circuit simulation providing the designers with a set of non-synthesizable functions that can be used to build powerful test benches for example text file I O capability has been extensively used to load matrix patterns and store simulation results. This constructs can be included in a top-level hierarchical entity that describes the stimuli and interconnects them to the top-level entity of sythesizable logic. We compiled and run our test benches with Mentor Graphics ModelSim another EDA application that perform a logical simulation of the architecture giving the designers a plenty of tools for architecture debug and optimization. Several steps of simulations take place during the implementation of the readout a first logical model of the matrix sensor is connected to a hit file loader and integrated in the readout test benches. This is the starting point for every logical simulation of the high-level VHDL code since it allowed us to stimulate the components of readout as we pleased. Once each readout block has been coded and interconnected in the top hierarchical entity we start a a dedicated simulation campaign in order to evaluate the efficiencies of that architecture. For this purpose a VHDL Monte .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.