TAILIEUCHUNG - Digital logic testing and simulation phần 2

Mạng lưới này được biên dịch thành mã máy của một tiền xử lý mà đọc mô tả của các mạch được thể hiện trong các phần tử logic và các loại lưới kết nối. Một bảng được gọi là PI_TABLE chứa một mục nhập cho mỗi đầu vào chính, | THE COMPILED SIMULATOR 47 AND MOV AX BX GaTe_TABLE 6 AX Compute E F J E F MOV AX gate_table Load value of G into AX MOV BX gate_table 2 Load value of H into BX OR AX BX compute G H MOV BX PI_TABLE 8 Load input E into Reg BX OR AX BX Compute result gate I MOV GaTe_TABLE 4 AX Store result for gate I MOV AX gate_table 4 Load value of I into AX MOV BX gate_table 6 Load value of J into BX XOR AX BX Compute I J MOV GaTe_TABLE 8 AX Store K I J RET The network is compiled into machine code by a preprocessor that reads a description of the circuit expressed in terms of logic elements and interconnecting nets. A table called PI_TABLE contains an entry for each primary input while another table called GATE_TABLE contains an entry for each gate in the circuit. There is a one-to-one correspondence between primary inputs and locations in PI_TABLE and between circuit nets and locations in GATE_TABLE. The first step in this simulation is to load the locations represented by PI_TABLE into Reg. AX and PI_TABLE 2 into Reg. BX. The values on the two primary inputs represented by these locations are ANDed together and the result stored in GATE_TABLE at a location corresponding to the output of gate G. The next group of instructions compute the value on the NAND gate H. Note that the host machine s XOR instruction is used together with the argument 0FFFFH to complement the result before storing it at GATE_TABLE 2. The remaining gates are processed in similar fashion and then the simulator returns to the calling program. Note that when simulating the exclusive-OR gate the simulator stores a result for gate I and then immediately loads the same value into Register AX. Since the simulator is called repetitively with many input vectors every effort should be made to optimize its performance. This can be done by rankordering the circuit. If a gate drives another gate all of whose other inputs have been processed then the destination gate satisfies the rank-order criteria and can be the next

• Kỹ thuật lập trình
• lập trình hệ thống
• lập trình phần mềm
• lập trình windows
• ứng dụng máy tính
• lập trình Java
• lập trình Unix
• lập trình dotNet
• lập trình điều khiển hệ thống
• tài liệu lập trình điều khiển hệ thống
• hướng dẫn lập trình điều khiển hệ thống
• kinh nghiệm lập trình điều khiển hệ thống
• cẩm nang lập trình điều khiển hệ thống
• Hệ thống mạng
• Tài liệu lập trình hệ thống
• Bài giảng lập trình hệ thống
• Đề cương lập trình hệ thống
• Mạng máy tính
• Tài liệu tham khảo
• Lý thuyết lập trình hệ thống
• Đề thi lập trình hệ thống
• Lập trình nhúng
• Hệ thống điều khiển
• Tổng quan lập trình hệ thống
• Công cụ lập trình hệ thống
• Thực hành bài tập trên C++
• Cấu trúc về driver
• Bài giảng hệ thống nhúng
• Hệ thống nhúng
• Đề thi học kỳ
• Đề thi cuối kỳ
• Lập trình hệ thống điện
• Đề thi cuối kỳ Lập trình hệ thống điện
• Hệ thống điện
• Đề thi Lập trình hệ thống điện
• Bài tập Lập trình hệ thống điện
• Đáp án đề thi học kỳ
• Đề kiểm tra cuối học kỳ I
• Kỹ thuật lập trình điểu khiển hệ thống
• Kỹ thuật lập trình
• Hệ truyền tin Modem
• Lập trình Netbios
• Lập trình hệ thống trên Windows
• Hệ điều hành đơn nhiệm MSDOS
• lập trình máy tính
• code lập trình
• kinh nghiệm lập trình
• lập trình hệ thống chat
• môi trường lập trình visual c++
• lập trình
• Bài giảng Hệ thống máy tính và ngôn ngữ lập trình
• Hệ thống máy tính
• Ngữ lập trình
• Ngôn ngữ lập trình C
• Ngôn ngữ không nhạy kiểu
• Lập trình có cấu trúc
• Giáo trình Điều khiển lập trình cỡ nhỏ
• Điều khiển lập trình cỡ nhỏ
• Điện công nghiệp
• Sơ đồ khối cấu trúc bộ lập trình cỡ nhỏ
• Thiết bị điều khiển lập trình
• Lập trình điều khiển hệ thống bơm nước
• Lập trình điều khiển hệ thống băng tải
• Bài tập Lập trình hệ thống
• Đề thi giữa học kỳ I
• interrupt
• ngắt trong hệ thống
• sự kiện trong hệ thống