TAILIEUCHUNG - BIOS und Troubleshooting- P59

BIOS und Troubleshooting- P59: In einem PC stellt das Basic Input Output System – kurz das BIOS – die softwaretechnische Verbindung zwischen dem Betriebssystem und der jeweiligen PC-Hardware her, die maßgeblich vom verwendeten Chipset abhängig ist. Wie dieses Zusammenspiel funktioniert und welche Aufga- ben dabei dem BIOS zukommen, wird im ersten Teil dieses Buches behan- delt, wobei die grundlegenden BIOS-Setup-Einstellungen hier ebenfalls mit erläutert werden. | Kapitel 16 POST-Code-Testkarten gleichen Leitungen AD31-0 die Adressen Adressphase und danach die Daten Datenphase übertragen werden. Des Weiteren gibt es hier auch keine Signale wie beispielsweise IOW Input Output Write oder MEMR Memory Read die explizit für die Selektierung des IO- oder des Speicherbereiches verwendet werden. Auf dem PCI-Bus werden stattdessen Bus-Kommandos übertragen wofür die Signale C BE3-0 vorgesehen sind. In einer Adressphase werden auf den C BE3-0-Leitungen Command Byte Enable Buskommandos gesendet deren Bedeutungen in der folgenden Tabelle angegeben sind. C BE3-0 Kommando 0000 Interrupt Acknowledge 0001 Special Cycle 0010 I O Read 0011 I O Write 0100 Reserviert 0101 Reserviert 0110 Memory Read 0111 Memory Write 1000 Reserviert 1001 Reserviert 1010 Configuration Read 1011 Configuration Write 1100 Memory Read Multiple 1101 Dual Address Cycle 1110 Memory Read Line 1111 Memory Write and Invalidate Tab. Die PCI-Bus-Kommandos in der Übersicht. In der Datenphase hingegen kennzeichnen die C BE3-0-Leitungen welche der 4 x 8 Datenleitungen gerade gültige Daten führen. Ist beispielsweise BE0 gleich Low und sind alle anderen Byte-Enable-Leitungen auf High-Potenzial befindet sich lediglich auf den Datenleitungen D0-D7 ein gültiges Datenbyte. Die Unterscheidung zwischen Daten- und Adressphase findet mithilfe des PCI-Signals Frame statt. In der Adressphase ist es Low und in der Daten- 59 POST-Code-Karten für den PCI-Bus magnum Bild Das spezifizierte Timing bei einem PCI-Schreibvorgang. Das Signal Frame ist Low in der Adressphase und High in der Datenphase. Nur bei einem Burst-Zyklus bleibt FRAME auch in der Datenphase DATA-1 DATA-2 auf Low-Pegel. phase High. Des Weiteren wird das Signal IRDY Initiator Ready zur Signalisierung der Tatsache verwendet dass die Datenphase abgeschlossen ist und eine Adressphase folgt High . In der Datenphase ist Frame dabei stets Low. Damit ergibt sich für eine einfache PCI-Interface-Deko-dierung die nur für .

Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.