TAILIEUCHUNG - Development and Implementation of RFID Technology Part 7

Tham khảo tài liệu 'development and implementation of rfid technology part 7', kỹ thuật - công nghệ, cơ khí - chế tạo máy phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | Smart RFID Tags 171 amplifier and the adder less accurately matched components are required. As the same components are used at each step of the comparison the design offers great linearity. Fig. 6. Block level schematics of the SAR ADC Fig. 7. Example of a Redundant Signed Digit ADC Parallel or flash ADCs Parallel or flash ADCs are very high-speed ADCs that are suitable for applications requiring very large bandwidths. They use parallel techniques to achieve short conversion times. Some only use one clock cycle as the conversion speed. Flash types ADC are fast but require a large number of comparators. Indeed with an N bit resolution the flash ADC requires 2N-1 comparators which typically is area consuming. In addition flash converters are power hungry and have a relatively low resolution. Folding interpolating analogue to digital converter A smart replacement of the flash architecture is the folding interpolating ADC Kim et al. 2003 . The number of input amplifiers can be reduced compared to the flash architecture through the use of an interpolating architecture while the number of latch comparators can also be reduced by using a folding architecture. Together the converter forms a folding interpolating converter that is similar to a two-step converter where a group of LSBs are determined separately from a group of MSBs. These converters belong to the class of medium-high fast converters and do not require a sample and hold circuit. They have smaller area and power dissipation than flash converters but have a large input capacitance similar to flash converters. The main disadvantages of the folding interpolating converter are its high distortion at high frequencies due to the high frequency components generated internally as well as a more complex architecture than that of flash converters. 172 Development and Implementation of RFID Technology Fig. 8. Parallel or flash ADC architecture Fig. 9. A 6-bit conventional one-stage direct folding structure Pipelined .

TÀI LIỆU LIÊN QUAN
69    272    11
TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.