TAILIEUCHUNG - Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 17

Viết chương trình dịch 8 led từ trái sang phải và ngược lại 1. Mô hình Dùng chương trình Graphic Editor của phần mềm Maxplus có hỗ trợ một số IC đơn giản như: các cổng, IC đếm, đa hợp và có thể mô phỏng chương trình đã biên soạn. Như bài bên dưới, ta đưa ra mô hình gồm IC đếm 4 bit và IC giải mã 74LS138. Khi có xung thì bộ đếm 4 bit sẽ bắt đầu đếm từ 0000 đến 1111 nhưng ta chỉ cần đếm từ 000 đến 111 nên chỉ chọn 3 ngõ ra. | Chương 17 THựC HANH I. Viết chương trình dịch 8 led từ trai sang phai va ngược lại 1. Mo hình Dùng chương trình Graphic Editor của phần mem Maxplus co ho trơ môt sô IC đơn giần như cầc công IC đếm đa hợp. vầ cô thế mô phông chương trình đa biến soạn. Như bai bến dươi ta đưa ra mô hình gôm IC đếm 4 bit va IC giai ma 74LS138. Khi cô xung thì bô đếm 4 bit sẽ bat đau đếm từ 0000 đến 1111 nhưng ta chỉ can đếm từ 000 đến 111 nến chỉ chon 3 ngô ra từ QA QB QC va từ tín hiếu ra cùa bô đếm ta cho nô la tín hiếu vao cua IC giai ma 74138 lan lươt đươc giai ma từ Y0 đến Y7. Khi đô đến đươc nôi vơi tín hiếu ra Y sế lam đến sang tuan tự. LDN A B QA c QB D QC CIN QD DNUP COUT SETN CLRN CLK 74138 YŨN - A Y1N - B Y2N - c Y3N - G1 Y4N - - G2AN Y5N - -c G2BN Y6N - Y7N - 2 3 8 DECODER ãưTPƯT OUTPUT b OUTPUT ------ OUTPUT ------ OUTPUT OUTPUT .19 OUTPUT 1U OUTPUT out1 out3 0Ut5 outs 2. Chương trình Bước 1 Viết các chương trình riêng a. Chương trình chiá tán số Vì tan sô toàn cục của KIT qua lớn 25 MHz nen ta không the quan sat được. Do đô ta phai chia tan sô xuông khoang 1Hz. CLK _DIV CLOCK_25HHZ N N N N N N N I I I I I I I E 0 0 H H Ũ Ũ H Ũ H 1 1 Ũ H 1 H 1 H 1 1 Ü Ü 1 ü Ü 0 0 Ü 0 Ü 0 J J Ü 0 J 0 J Ü Ü 0 J Ü J Ü J ü Ü Ü 3 LIBRARY IEEE USE USE USE ENTITY clk_div IS PORT clock_25Mhz clock_1MHz clock_100KHz clock_10KHz clock_1KHz clock_100Hz clock_10Hz clock_1Hz END clk_div IN STD_LOGIC OUT STD_LOGIC OUT STD_LOGIC OUT STD_LOGIC OUT STD_LOGIC OUT STD_LOGIC OUT STD_LOGIC OUT STD_LOGIC ARCHITECTURE a OF clk_div IS SIGNAL count_1Mhz STD_LOGIC_VECTOR 4 DOWNTO 0 SIGNAL count_100Khz count_10Khz count_1Khz STD_LOGIC_VECTOR 2 DOWNTO 0 SIGNAL count_100hz count_10hz count_1hz STD_LOGIC_VECTOR 2 DOWNTO 0 SIGNAL clock_1Mhz_int clock_100Khz_int clock_10Khz_int clock_1Khz_int STD_LOGIC SIGNAL clock_100hz_int clock_10Hz_int clock_1Hz_int STD_LOGIC BEGIN PROCESS BEGIN --Chia 25 WAIT UNTIL clock_25Mhz EVENT AND clock_25Mhz 1 IF .

• Điện - Điện tử
• Thiết kế hệ thống xử lý ảnh
• tín hiệu số
• tín hiệu điều khiển
• điều khiển tốc độ
• IOB lập trình
• công tắc DIP
• cấu trúc MAX7000
• chương trình gỡ lỗi
• thiết kế ngôn ngữ
• đề án tốt nghiệp
• báo cáo tốt nghiệp
• xử lý ảnh
• hệ thống xử lý ảnh
• kiến trúc FPGA
• thuật toán xử lý ảnh
• thiết kế chip
• Đồ án tốt nghiệp
• Đồ án tốt nghiệp đại học
• Hệ thống bảo mật ứng dụng
• Ứng dụng xử lý ảnh
• Thiết kế hệ thống bảo mật ứng dụng
• Thi công hệ thống bảo mật ứng dụng
• Hệ thống bảo mật
• Thiết kế hệ thống điều khiển
• Công nghệ xử lý giọng nói
• Công nghệ xử lý ảnh
• Phương pháp sinh trắc học
• Nhận diện khuôn mặt
• thiết kế hệ thống nhận dạng
• nhận dạng vân tay
• xử lý thông tin qua ảnh
• vân tay trong sinh trắc học
• xử lý ảnh trong Matlab
• xử lý thông tin
• Bài giảng Xử lý ảnh
• Nhận dạng mẫu
• Phân đoạn ảnh
• Nhận dạng mẫu thống kê
• Thiết kế hệ thống nhận biết mẫu