TAILIEUCHUNG - Cryptographic Algorithms on Reconfigurable Hardware- P9

Cryptographic Algorithms on Reconfigurable Hardware- P9: This chapter presents a complete outhne for this Book. It explains the main goals pursued, the strategies chosen to achieve those goals, and a summary of the material to be covered throughout this Book. | Recent Hardware Implementations of Hash Functions 219 4x-unrolled. Those architectures optimize time performances by combining pipelining and unrolling techniques. In 333 a common architecture is customized for three SHA2 algorithms SHA2 256 SHA2 384 and SHA2 512 . The design compares three implementations in terms of operating frequency throughput and area-delay product. Among them SHA2 256 FPGA implementation consumes least hardware resources in the literature achieving a throughput of 326 Mbps on a Xilinx V200PQ240-6. In 224 a single chip FPGA implementation is also presented for SHA2 384 and SHA2 512 . That architecture optimizes time factor and hardware area by using shift registers for message scheduler and compression block. Similarly block select RAMs BRAMs are used to store the compression function constants. Table . Representative Whirlpool FPGA Implementations Author s Target Device Hardware Freq. MHz Cycles Tt Mbps T S Fastest FPGA Vhirlpool Cores McLoone et al 226 2 x unrolled Virtex-4 X4VLX100 13210 slices 4896 Kitsos et al 173 LUT based Time optimized Virtex XCV1000E 5585 slices 10 4480 Compact FPGA Whirlpool Cores Pramstaller et al 274 Virtex-2P XC2VP40 1456 slices 131 382 Other FPGA Whirlpool Cores Kitsos et al 173 Boolean expression based VirtexE XCV1000E 3815 slices 75 20 1920 Kitsos et al 173 LUT based VirtexE XCV1000E 3751 slices 93 20 2380 Kitsos et al 173 Boolean expression based Time optimized VirtexE XCV1000E 5713 slices 72 10 3686 McLoone 226 Virtex-4 X4VLX100 4956 slices 4790 f Throughput Whirlpool Table lists various Whirlpool FPGA-based architectures. The fastest Whirlpool core has been reported in 226 . That is a 2 stages 2x unrolled Whirlpool architecture implemented on a Xilinx Virtex-4 which achieves a throughput of 4896 Mbps by consuming 13210 CLB slices. Please purchase PDF Split-Merge on to remove this watermark. 220 7. Reconfigurable Hardware

• Phần cứng
• kiến trúc máy tính
• bo mạch chủ
• giáo trình phần cứng máy tính
• vận hành của BIOS
• Cạc mạng
• lắp ráp máy tính
• Trắc nghiệm kiến trúc máy tính
• Bài tập kiến trúc máy tính
• Ôn tập kiến trúc máy tính
• Câu hỏi kiến trúc máy tính
• Tài liệu kiến trúc máy tính
• Đại cương kiến trúc máy tính
• Tổng quan kiến trúc máy tính
• Lịch sử kiến trúc máy tính
• Bài giảng kiến trúc máy tính
• Hệ thống máy tính
• cấu trúc máy tính
• ôn thi môn kiến trúc máy tính
• đề cương kiến trúc máy tính
• tài liệu về kiến trúc máy tính
• tìa liệu về kiến trúc máy tính
• Sách kiến trúc máy tính
• Cấu tạo máy tính
• Đề cương ôn tập kiến trúc máy tính
• Câu hỏi trắc nghiệm kiến trúc máy tính
• Cấu tạo kiến trúc máy tính
• Giáo trình kiến trúc máy tính
• Cấu trúc phần cứng của máy tính
• Kiến trúc Von Neumann
• Cấu trúc của một máy tính hiện đại
• Bộ vi xử lý trung tâm máy tính
• Bộ nguồn máy tính
• Hệ thống kiến trúc máy tính
• Tìm hiểu kiến trúc máy tính
• Lý thuyết kiến trúc máy tính
• Nguyên lý kiến trúc máy tính