TAILIEUCHUNG - Báo cáo Avlon Bus

Giới thiệu về Avalon Bus Avalon Bus là một hệ thống giao tiếp đơn giản được Altera thiết kế nhằm giúp người học về FPGA dễ dàng kết nối các thiết bị của hệ thống được thiết kế trong FPGA. Avalon là môt thành phần không thể thiếu trong các hệ thống tích hợp trên một chip khả trình ( SOPC) Avalon được thiết kế để có thể hoạt động ở 2 môi trường là môi trường truyền tốc độ cao, và môi trường ứng dụng ánh xạ bộ nhớ có tốc độ thấp hơn. Tùy vào mỗi ứng. | Avalon Interface contents 1. Giới thiệu về Avalon Bus 2. Clock Interfaces 3. Avalon Memory-Mapped Interfaces 4. Interrupt Interfaces 5. Avalon Memory-Mapped Tristate Interfaces 6. Avalon Streaming Interfaces 7. Conduit Interfaces I. Giới thiệu về Avalon Bus Avalon Bus là một hệ thống giao tiếp đơn giản được Altera thiết kế nhằm giúp người học về FPGA dễ dàng kết nối các thiết bị của hệ thống được thiết kế trong FPGA. Avalon là môt thành phần không thể thiếu trong các hệ thống tích hợp trên một chip khả trình SOPC Avalon được thiết kế để có thể hoạt động ở 2 môi trường là môi trường truyền tốc độ cao và môi trường ứng dụng ánh xạ bộ nhớ có tốc độ thấp hơn. Tùy vào mỗi ứng dụng mỗi thành phần khác nhau mà bạn thiết kế trong FPGA mà bạn phải chọn mỗi interface khác nhau của Avalon. Có 6 interface như sau Avalon Memory Mapped Interface Avalon-MM an address-based read write interface typical of masterslave connections Avalon Streaming Interface Avalon-ST an interface that supports the unidirectional flow of data including multiplexed streams packets and DSP data Avalon Memory Mapped Tristate Interface an addressbased read write interface to support off-chip peripherals. Multiple peripherals can share data and address buses to reduce the pincount of an FPGA and the number of traces on the PCB Avalon Clock an interface that drives or receives clock and reset signals to synchronize interfaces and provide reset connectivity Avalon Interrupt an interface that allows components to signal events to other components Avalon Conduit an interface that allows signals to be exported out at the top level of an SOPC Builder system where they can be connected to other modules of the design or FPGA pins II. Clock Interfaces Dung để định nghĩa tạo ra tín hiệu clock và reset cử dụng cho các thiết bị. một thiết bị thường có thể có một hay nhiều clock input nhưng mà hiếm khi có clock output. PLL là điển hình của một thiết bị vừa có clock input và output. III. Avalon Memory-Mapped Interfaces

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.