TAILIEUCHUNG - Arithmetic Library Counter

Counter Block Parameters (Part 2 of 2) Name [].[number of bits] Use Modulo Count Modulo Specify Clock Clock Counter Direction Use Synchronous Load Ports Use Synchronous Set Port Set Value Use Clock Enable Port Use Counter Enable Port Use Synchronous Clear Port Value = 0 (Parameterizable) On or Off User defined (Parameterizable) On or Off User defined Increment, Decrement, Use Direction Port (updown) On or Off On or Off User defined On or Off On or Off On or Off Description Specify the number of bits to the right of the binary point. This field is ignored unless Signed Fractional. | Chapter 2 Arithmetic Library Counter 2-7 Table 2-11. Counter Block Parameters Part 2 of 2 Name Value Description . number of bits 0 Parameterizable Specify the number of bits to the right of the binary point. This field is ignored unless Signed Fractional selected. Use Modulo On or Off Turn on to enable the Count Modulo parameter. This option is not available for bit widths greater than 31. Count Modulo User defined Parameterizable Specify the maximum count plus 1. This represents the number of unique states in the counter s cycle. Specify Clock On or Off Turn on to explicitly specify the clock name. Clock User defined Specify the clock signal name. Counter Direction Increment Decrement Use Direction Port updown Choose which direction you would like to count or specify the direction using the direction input. Use Synchronous Load Ports On or Off Turn on to use the synchronous load inputs data sioad . Use Synchronous Set Port On or Off Turn on to use the synchronous set input sset . This option is not available for bit widths greater than 31. Set Value User defined Specify the constant value loaded when the sset input is used. This value must be less than the Count Modulo value if used . Use Clock Enable Port On or Off Turn on to use the clock enable input cik_ena . Use Counter Enable Port On or Off Turn on to use the counter enable input ena . Use Synchronous Clear Port On or Off Turn on to use the synchronous clear input scir . Table 2-12 shows the Counter block I O formats. Table2-12. Counter Block I O Formats Notel I O Simulink 2 3 VHDL Type 4 I I1 L . R I1 in STD_LOGIC_VECTOR L R - 1 DOWNTO 0 Explicit I2m I2 in STD_LOGIC I3m I3 in STD_LOGIC I4 ii I4 in STD_LOGIC I5 i I5 in STD_LOGIC I6 i I6 in STD_LOGIC O O1 L . R O1 out STD_LOGIC_VECTOR L R - 1 DOWNTO 0 Explicit Notes to Table 2-12 1 For signed integers and signed binary fractional numbers the MSB is the sign bit. 2 L is the number of bits on the left side of the binary point R is the number of bits on the .

TỪ KHÓA LIÊN QUAN
TAILIEUCHUNG - Chia sẻ tài liệu không giới hạn
Địa chỉ : 444 Hoang Hoa Tham, Hanoi, Viet Nam
Website : tailieuchung.com
Email : tailieuchung20@gmail.com
Tailieuchung.com là thư viện tài liệu trực tuyến, nơi chia sẽ trao đổi hàng triệu tài liệu như luận văn đồ án, sách, giáo trình, đề thi.
Chúng tôi không chịu trách nhiệm liên quan đến các vấn đề bản quyền nội dung tài liệu được thành viên tự nguyện đăng tải lên, nếu phát hiện thấy tài liệu xấu hoặc tài liệu có bản quyền xin hãy email cho chúng tôi.
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.