TAILIEUCHUNG - Điện Tử - Cơ Sở Thiết Kế Mạch - Design Trên Máy Tính part 13

Mi\Ch lufin Ilf cling tlHrong OU\)'( !TIa hlnh hoa btmg cac ng{)n IlgCf lilu tl,lC. Cic alomat co thai hiIu bicll dicn d(lllg eua mach co the dW,Je mo til bang nhGng 1110 hloh thu II,lC Irang do de bie~n lu'U giiI de lhClI1g tin thai, Khi d6 de Ihan t;.ic cua otomat huu h | Mạch tuần tự cũng thường được mỏ hình hóa bằng các ngôn ngữ thú lục. Các ôtómat có trạng thái hữu hạn biổu diển hoạt động cúa mạch có thế được mô trí bàng những mô hình thủ tục trong đó cẩc biến lưu giũ các thông tin trạng thái. Khi đó các thao tác của ôtômat hữu hạn được mó ta bang nhũng bưóc lặp đổng bộ theo xung nhịp đồng hồ vời những phán nhánh chuyên trạng thái tương ứng với trạng thái hiện thùi. Đáy là ví dụ mô tá ỏtômal hữu lum thực hiện việc nhận biêl các bit 41 liên tiếp ử dòng dữ liệu vào. Mô tá dược viết trên ngôn ngữ VHDL. architecture BEHAVIOR of ReC is type STATE-TYPE is STATE-ZERO STATE-ONE signal STATE STATE-TYPE STATE-ZERO process hegin C tl l 11 CTo ỚTr 10 Hình Đồ hình chuyển trạng thái cúa ôtómat hữu hạn nhận biết dây các hít r liên liếp. wait until clock event and clock T if in T then case STATE is when STATE_ZERO STATE STATE_ONE out 0 when STATE_ONE STATE STATE_ONE out end case STATE STATE_ZERO out 0 else end if end process end BEHAVIOR. Ta xét trường hợp mô hình hóa hành vi ớ mức kiến trúc bàiig những ngôn ngữ thủ tục. Phương thức chung là biểu diễn các phép gán tuần tự cho các biêìi bằng những cấu trúc diểu khiển luồng thông tin như rẽ nhánh vòng 85 lạp. gọi các tnô hình trong ngữ cảnh của các ngôn ngữ HDL các mò hình tương đương với những chương trình con trong các ngón ngữ kíp trình phấn mổm . Diet này cho la thấy các hành vi ciia míich có thể được mô hình hóa như là tập hợp críc phép toán và quan hệ. Các phép toán sẽ tương ứng vói phép gán nhóm các gán hoặc các phép gọi mô hình. Sự phụ thuộc cua các dòng dữ liệu và dùng điều khiển sẽ xác định những ràng buộc vổ trình tự của các phép toán và mức độ đồng thời thực hiện chúng trong bicu diễn mò hình. Ví dụ như khi ta mô lả tập hợp các lệnh máy bằng ngôn ngữ VHDL ta có the nhận được đoạn chương trình sau. h fetch pc ease ir is when AND acc c rega and rcgb when OR acc rcga and rcgb when XOR acc rega and rcgb when ADD acc rega and rcgb end case pc pc 1 Đoạn chương trình này mô tả ba bước .

• Điện - Điện tử
• Thiết kế mạch
• Thiết kế trên máy tính
• Điện tử học
• Tài liệu Điện tử
• Mạch tương tự
• Báo cáo Mạch tương tự
• Bài thuyết trình Mạch tương tự
• Thiết kế một mạch khếch đại
• Mạch khếch đại 2 tầng
• Thiết kế mạch khuếch đại dùng BJT
• Bài giảng Thiết kế số
• Thiết kế số
• Các khối mạch tổ hợp
• Thiết kế FSM dùng CAD tools
• Phép gán trạng thái
• Mã VHDL của Mealy FSM