TAILIEUCHUNG - Bài giảng Nhập môn mạch số - Chương 6: Mạch tuần tự (2)

Bài giảng Nhập môn mạch số - Chương 6: Mạch tuần tự (2). Chương này trình bày những nội dung chính: Hệ số của bộ đếm (MOD number), bộ đếm lên/xuống (Up/ Down counters), phân tích và thiết kế bộ đếm bất đồng bộ, Delay của mạch (Propagation delay). Mời các bạn cùng tham khảo. | NHẬP MÔN MẠCH SỐ CHƯƠNG 6 MẠCH TUẦN TỰ - BỘ ĐẾM Nội dung Bộ đếm bất đồng bộ Asynchronous counters Hệ số của bộ đếm MOD number Bộ đếm lên xuống Up Down counters Phân tích và thiết kế bộ đếm bất đồng bộ Delay của mạch Propagation delay Bộ đếm đồng bộ Synchronous counters Phân tích bộ đếm đồng bộ Analyze synchronous counters Thiết kế bộ đếm đồng bộ Design synchronous counter Thanh ghi Register 11 2 2017 Copyrights 2016 UIT-CE. All Rights Reserved. 2 Bộ đếm bất đồng bộ Xem xét hoạt động của bộ đếm 4-bit bên dưới Clock chỉ được kết nối đến chân CLK của FF A J và K của tất cả FF đều bằng 1 Ngõ ra Q của FF A kết nối với chân CLK của FF B tiếp tục kết nối như vậy với FF C D. Bảng sự thật FF-J_K Ngõ ra của các FF D C B và A tạo thành bộ đếm 4-bit binary với D có trọng số cao nhất MSB Note tất cả ngõ vào J và K của các FF được đưa vào mức 1 11 2 2017 Copyrights 2016 UIT-CE. All Rights Reserved. 3 Bộ đếm bất đồng bộ Sau cạnh xuống của xung CLK thứ 16 bộ đếm sẽ quay trở lại trạng thái ban đầu DCBA 0000 Bảng sự thật FF-J_K 11 2 2017 Copyrights 2016 UIT-CE. All Rights Reserved. 4 Bộ đếm bất đồng bộ Các FFs không thay đổi trạng thái đồng bộ với xung Clock Trong ví dụ ở slide trước Chỉ FF A mới thay đổi tại cạnh xuống của xung Clock FF B phải đợi FF A thay đổi trạng thái trước khi nó có thể lật FF C phải đợi FF B thay đổi tương tự với FF D phải đợi FF C Có trì hoãn delay giữa các FF liên tiếp nhau Chỉ FF có trọng số thấp nhất mới kết nối với xung Clock Bộ đếm trên còn được gọi là bộ đếm tích lũy trì hoãn ripple counter 11 2 2017 Copyrights 2016 UIT-CE. All Rights Reserved. 5 Hệ số của bộ đếm MOD number Hệ số của bộ đếm là số trạng thái khác nhau của bộ đếm trước khi bộ đếm lặp lại chu trình đếm Thêm vào Flip-flop sẽ tăng hệ số của bộ đếm 11 2 2017 Copyrights 2016 UIT-CE. All Rights Reserved. 6 Ví dụ Cần bao nhiêu FF cho bộ đếm 1000 sản phẩm Đáp án 29 512 gt 9 FFs chỉ đếm được tối đa 512 sản phẩm không thỏa yêu cầu 210 1024 gt 10 FFs đếm được tối đa 1024 gt 1000 Thỏa yêu cầu bài .

• Điện - Điện tử
• Mạch tuần tự
• Nhập môn mạch số
• Bài giảng Nhập môn mạch số
• Hệ số của bộ đếm
• Thiết kế bộ đếm bất đồng bộ
• Delay của mạch
• Bài giảng Điện tử số
• Mạch logic tuần tự
• Phương pháp mô tả mạch tuần tự
• Phân tích mạch tuần tự
• Thiết kế mạch tuần tự
• Mạch tuần tự đồng bộ
• Bài giảng Thiết kế mạch logic
• Thiết kế mạch logic
• Toán logic
• Mạch điện tử
• Mạch tuần tự không đồng bộ
• Bài giảng Vi mạch số
• Vi mạch số
• Hệ logic tuần tự
• Tìm hiểu hệ logic tuần tự
• Hệ tuần tự
• Phương pháp biểu diễn hệ tuần tự
• Tiến trình tuần tự tương tác CSP
• Chương trình tuần tự không đồng bộ
• Đại số CSP
• Mạch xử lý thông tin
• Mạch tổ hợp
• Cấu tạo mạch
• tài liệu điện tử
• giáo trình điện tủ
• Bài giảng Thiết kế mạch số dùng HDL
• Thiết kế mạch số dùng HDL
• Thiết kế mạch luận lý tuần tự
• Thiết bị ba trạng thái
• Thiết kế máy tuần tự
• Đồ thị biến đổi trạng thái
• Mạch luận lý tổ hợp
• Mạch luận lý tuần tự
• Mạch luận lý đồng bộ
• Mã hóa trạng thái
• Công nghệ khí nén
• Công nghệ khí nén công nghiệp
• Đại cương về điều khiển tự động
• Mô tả hệ điều khiển
• Mạch điều khiển tuần tự theo phương pháp Petri
• Mạch điều khiển tuần tự nhờ ma trận Karnaugh
• Mạch điều khiển tuần tự theo phương pháp Grafcet
• Điều khiển hệ thống khí nén
• Thiết kế mạch logic số chương 3
• Thiết kế mạch logic số
• Thiết kế các khối logic tổ hợp
• Thiết kế các khối logic tuần tự
• Logic tuần tự
• Logic tổng hợp
• Điện tử số
• Vô tuyến điện tử
• Mạch tuần tự dạng Mealy
• bài giảng
• mạch FlipFlop
• mạch số
• mạch chốt RS
• ứng dụng của FlipFlop
• ghi dịch CMOS
• thiết kế mạch
• phần mềm thiết kế
• lập trình Verilog
• mô hình cấu trúc
• Cấu trúc máy tính
• Mạch lật D
• Mạch lật lề
• Bảng trạng thái mạch lật
• Flipflop S R
• Flipflop D
• Flipflop J K
• Phân tích bộ đếm đồng bộ
• Analyze synchronous counters
• Design synchronous counter
• Bộ đếm
• Bộ đếm bất đồng bộ
• Bộ đếm đồng bộ
• Chốt S R (Set Reset latch)
• Chốt D (Data latch)
• Flip flop D (Data)
• Các mạch chốt
• Flip flop
• Ứng dụng của các Flip flop
• Hệ tổ hợp