TAILIEUCHUNG - Bài giảng Xử lý tín hiệu số: Chương 7 - TS. Đinh Đức Anh Vũ

Bài giảng "Xử lý tín hiệu số - Chương 7: Hiện thực các hệ thống RRTG" cung cấp cho người học các kiến thức: Cấu trúc hiện thực cho hệ FIR, cấu trúc hiện thực cho hệ IIR, không gian trạng thái, lượng tử hóa các hệ số của bộ lọc. . | dce 2011 Chương 7 Hiện thực các hệ thống RRTG BK ©2011, TS. Đinh Đ ức Anh Vũ dce 2011 Nội dung • • • • Cấu trúc hiện thực cho hệ FIR – – – – Cấu trúc trực tiếp Cấu trúc cascade Cấu trúc lấy mẫu tần số Cấu trúc lattice – – – – – Cấu trúc trực tiếp Cấu trúc hoán vị Cấu trúc cascade Cấu trúc song song Cấu trúc lattice và lattice-lader – – – – Mô tả không gian trạng thái bằng PTSP Giải PT không gian trạng thái Mô tả vào-ra và mô tả không gian trạng thái Không gian trạng thái trong miền Z – – Phân tích độ nhạy của việc lượng tử hóa các hệ số Lượng tử hóa các hệ số của bộ lọc FIR Cấu trúc hiện thực cho hệ IIR Không gian trạng thái Lượng tử hóa các hệ số của bộ lọc DSP – Hiện thực hệ thống RRTG ©2011, Đinh Đức Anh Vũ 2 dce 2011 Cấu trúc hiện thực cho hệ FIR • Các dạng mô tả h/t – PTSP – Sơ đồ khối (cấu trúc tính toán) – Sơ đồ các điểm cực/điểm không • • M k =0 k =0 y (n) = −∑ ak y (n − k ) + ∑ bk x(n − k ) M Hiện thực ⇔ sắp xếp lại PTSP Sự cần thiết của việc sắp xếp lại các PT – – – – • N H ( z) = Độ phức tạp tính toán Bộ nhớ Sai số tính toán Cấu trúc hiện thực: song song/pipeline ak = 0 k =0 N 1 + ∑ ak z − k k =1 Hệ FIR bn h( n) = 0 −k b z ∑k ak = 0 0 ≤ n ≤ M −1 M −1 H ( z ) = ∑ bk z − k otherwise k =0 M −1 M −1 k =0 k =0 y (n) = ∑ h(k ) x(n − k ) = ∑ bk x(n − k ) DSP – Hiện thực hệ thống RRTG ©2011, Đinh Đức Anh Vũ 3 dce 2011 FIR – Cấu trúc trực tiếp (1) • Tham số đặc trưng cho bộ lọc: giá trị của đáp ứng xung y (n ) = M −1 M −1 ∑ h(k ) x (n − k ) = ∑ b x(n − k ) k =0 x(n) k =0 Z–1 h(0) Z–1 h(1) + • • Z–1 Z–1 h(2) + h(3) + Bộ nhớ: M – 1 (ô nhớ) Độ phức tạp (cho 1 mẫu của y(n)) – Nhân: – Cộng: • k M M–1 h(M–2) + h(M–1) + y(n) Transversal filter Tapped-delay-line filter Để 1 mẫu của x(n) đi qua khỏi hệ FIR – Phải đi qua (M – 1) ô nhớ – Cần thời gian: (M – 1)Ts (s), Ts: chu kỳ mẫu DSP – Hiện thực hệ thống RRTG ©2011, Đinh Đức Anh Vũ 4 dce 2011 FIR – Cấu trúc trực tiếp

• Kĩ thuật Viễn thông
• Xử lý tín hiệu số
• Bài giảng Xử lý tín hiệu số
• Tín hiệu số
• Xử lý tín hiệu
• Hệ thống RRTG
• Cấu trúc hiện thực cho hệ IIR
• Hệ số của bộ lọc
• Bài thực hành Xử lý tín hiệu số
• Thực hành Xử lý tín hiệu số
• Xử lý tín hiệu số với Matlab
• Hướng dẫn thực hành Xử lý tín hiệu
• Tài liệu Xử lý tín hiệu số
• Bài giảng Xử lý tín hiệu số và ứng dụng
• Xử lý tín hiệu số và ứng dụng
• Vi xử lý tín hiệu số
• Cấu trúc bộ vi xử lý
• Định dạng số bộ vi xử lý
• Thuật toán xử lý tín hiệu
• Ngân hàng câu hỏi Tín hiệu số
• Đề thi Xử lý tín hiệu số
• Ôn thi Xử lý tín hiệu số
• Ôn tập Xử lý tín hiệu số
• Kiểm tra Xử lý tín hiệu số
• đề thi xứ lý tín hiệu số
• ôn thi môn xử lý tín hiệu số
• thảo luận
• on tập xử lý tín hiệu số
• toán ôn thi xử lý tín hiệu số
• Phát triển xử lý tín hiệu số
• Ứng dụng xử lý tín hiệu số
• Phân loại tín hiệu
• Tệ thống xử lý tín hiệu số
• mã hóa tín hiệu
• giáo trình kỹ thuật điện
• thí nghiệm xử lý số tín hiệu
• xử lý số tín hiệu
• giáo trình xử lý số tín hiệu
• bài giảng xử lý số tín hiệu
• tài liệu xử lý số tín hiệu
• phương pháp xử lý số tín hiệu
• giáo trình Xử lý tín hiệu số
• kỹ thuật Xử lý tín hiệu số