TAILIEUCHUNG - Bài giảng Thiết kế số: Chương 8 (Phần 4) - TS. Hoàng Mạnh Thắng (ĐH Bách khoa Hà Nội)

Bài giải "Thiết kế số - Chương 8: Mạch tuần tự đồng bộ - VHDL cho mạch tuần tư đồng bộ" cung cấp cho người học các kiến thức: Dùng gói Flip-flop D, mã VHDL cho gated D lached, mã cho flip flop D, thanh ghi dịch 4-bit, bộ đếm tăng 4-bit có load. . | VHDL cho mạch tuần tư đồng bộ B 9 B Người trình bày TS. Hoàng Mạnh Thắng f Dùng gói Flip-flop D LIBRARY ieee USE LIBRARY altera USE ARCHITECTURE structure OF flipflop IS BEGIN dff_instance dff PORT MAP D Clock Resetn Presetn Q END Structure STD_LOGIC STD_LOGIC STD_LOGIC ENTITY flipflop IS PORT D Clock Resetn Presetn __________ Q END flipflop IN IN OUT Active low signals Mã VHDL cho gated D lached LIBRARY ieee USE ENTITY latch IS PORT D Clk IN STD_LOGIC Q OUT STD_LOGIC END latch ARCHITECTURE Behavior OF latch IS BEGIN PROCESS D Clk BEGIN IF Clk 1 THEN ______Q D END IF END PROCESS ________________________ END Behavior USES IMPLIED .

TỪ KHÓA LIÊN QUAN
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.