Đang chuẩn bị nút TẢI XUỐNG, xin hãy chờ
Tải xuống
Ngoài ra vi mạch còn được thiết kế một mảng bổ sung (mảng bù). Đây là tổng số hạng bù và được thực hiện như một ngỏ vào của mảng AND, nó cho phép bổ sung thêm nhiều tổ hợp. 4. HoÏ vi mạch FPGA ( Field Progammable Gate Array). Họ FPGA được Signetics giới thiệu vào năm 1977 được sử dụng để thay thế cho những cổng nhiều ngõ vào tiêu chuẩn, cấu trúc của nó bao gồm một mảng AND lập trình, với lập trình cực tính ở ngõ ra. Chỉ với một cổng AND có thể biến. | LUẬN VAN TOT NGHIỆP GVHD TRAN VAN TRONG những tín hiệu ở ngõ vào và những tín hiệu này được đưa tới mảng AND. Ngoài ra vi mach cõn được thiết kế mõt màng bõ sung màng bu . Đày là tong so hang bu và được thực hiện như mõt ngõ vào cua màng AND nõ cho phếp bõ sung them nhiếu to hợp. 4. Ho vi mạch FPGA Field Progammable Gate Array . Ho FPGA được Signetics giới thiệu vào nàm 1977 được sư dung đế thay thế cho nhưng cõng nhiếu ngõ vào tiếu chuẩn cấu truc cua nõ bao gõm mõt màng AND làp trình vợi làp trình cưc tính ợ ngõ ra. Chỉ vợi mõt cổng AND cõ thế biến đõ i thành co ng NAND NOR hay cõng OR. Mõi cõng AND trong FPGA cõ thế biến đổi thành càc cổng logic khàc nhau. FPGA cung được bõ sung linh đọng hợn nhưng cõng tiếu chua n khàc. Vi ma ch đài diến cho ho FPGA là PLS151 cõ hình dàng 20 chàn được trình bày ợ hình 3.6. PLS151 cõ 6 ngõ vào 12 ngõ ra và cõ tín hiếu hõi tiếp đưa vế màng AND được sư dung như nhưng ngõ vào. Cõ thếm 3 tích so được tao ra bợi 3 đượng điếu khiến càc tín hiếu này điếu khiến nhưng cõng đếm ngõ ra 3 trang thài. FPGA thích hợp trong càc thiết kế đế giài mà địa chỉ và được thếm vào càc chưc nàng khàc. 5. Ho vi mach PAL Programmable Array Logic . PAL là mõt ho pho biến nhất trong ho PLD được MONOLITHIC MEMORIES INC giợi thiếu vào nàm 1978. PAL được đàng ky bàn quyến vế cấu truc cua cõng ty MMI. Cấu truc cua PAL bao gõm mõt màng AND làp trình thếõ sau là mõt màng OR co định cấu truc này được cài tiến tư nhưng khuyết điếm cua ho FPLA. Hình 3.7 minh hoa cho cấu truc đợn giàn cua PAL. Do doai bõ việc sư dung càu chì ợ màng OR do đõ so lượng tinh thế Silicon được sư dung giam dàn đến già thành cua PAL thấp hợn so vợi FPLA. Mat khàc thợi gian trì hoàn cua PAL ngàn hợn so vợi FPLA do giam được sư trì hoàn khi truyến qua màng OR. Khao sat PAL16L8 cõ hình dàng 20 chan sợ đõ logic được trình bày ợ hình 3.8. Vi mach này cõ 8 tõ hợp ngõ ra mõi ngõ ra được đào vợi 7 tích so cua ngõ vào 6 trong 8 ngõ ra được hõi tiếp vế màng AND cho phếp nhưng chan này được sư dung vợi
